JPH02308639A - 伝送装置の親子局交替方式 - Google Patents

伝送装置の親子局交替方式

Info

Publication number
JPH02308639A
JPH02308639A JP1129895A JP12989589A JPH02308639A JP H02308639 A JPH02308639 A JP H02308639A JP 1129895 A JP1129895 A JP 1129895A JP 12989589 A JP12989589 A JP 12989589A JP H02308639 A JPH02308639 A JP H02308639A
Authority
JP
Japan
Prior art keywords
clock
station
flag
circuit
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1129895A
Other languages
English (en)
Other versions
JP2715547B2 (ja
Inventor
Toshiyuki Okitsu
俊幸 興津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP1129895A priority Critical patent/JP2715547B2/ja
Publication of JPH02308639A publication Critical patent/JPH02308639A/ja
Application granted granted Critical
Publication of JP2715547B2 publication Critical patent/JP2715547B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、伝送装置の親子局交替方式に関し、特に、リ
ング接続で、クロックなどを必要とする自分側多重化装
置等の親子局交替方式に関する。
B1発明の概要 本発明は、リング接続された伝送装置の親子局交替方式
ζ÷おいて、 伝送路上のデータを監視し、同期エラーの検出により親
局機能の喪失を判定する監視手段と、他の子局を新親局
として伝送路を再構成する交替手段とを備え、伝送フレ
ーム内に組込まれた折返し情報で伝送路の再構成を確認
することにより、受信データを直接かつ継続的に監視し
、親局機能の喪失を迅速に検出し、親局が喪失してもシ
ステムダウンすることなく、親局を交替して運用を行う
技術を提供するものである。
C1従来の技術 現在、コンピュータの普及に伴い、情報の伝送装置も各
種形態が発達してきたが、リング接続した情報伝送装置
で親子機能を備えて実時間処理を行うシステムにおいて
、例えばループ接続時分割多重化装置やデジタルリレー
の応用分野でループ系統の中央リレーと端末との間に光
フアイバ接続を行った時分割多重化装置がある。
第4図は、そのようなリング接続伝送システムの一例を
示す構成図である。同図において、伝送システムはリン
グ状の伝送路40上に親局であるマスターステーション
41とノード局42.43及び44が配設され、マスタ
ーステーション41はFIFO(先入れ先出し)メモリ
41&と伝送用の発振源41bを備えている。
時分割多重フレームは、マスターステーション41で作
成され、前記発振源41bにより実時間で連続的に伝送
路40」二に送出される。第5図はそのフレーム構成の
一例を示す説明図で、各フレームの先頭部分にはフラグ
パターンが格納されている。
リング上の各ノード局42,43.44では、受信デー
タからクロック成分とデータ成分を抽出し、抽出された
クロックでデータをサンプリングすることにより、フレ
ーム内のフラグパターンヲ検出するようにして多重化フ
レームを認識する。
データからクロックの抽出はデータのコード化により行
い、光伝送の場合はCM!コード等を使用する。その際
に、フレーム内の斉タイムスロット(時分割多重分離単
位)の分離及び多重を実時間で行い、そのタイミングも
受信クロックで行う。
そして、そのタイミングが該ノード局よりの送信タイミ
ングともなる。
このような時分割多重化装置では、各ノード局(端末)
がリング状に接続されているので、伝送情報はマスター
ステーション41に戻ってくる。
マスターステージジン41では、受信データから抽出さ
れた受信クロックにより受信タイミングをとって、情報
の分離とバッファリングを行う。
バッファリングは、通過させる情報について、受信タイ
ミングで、FIFOメモリ41aに一旦格納し、発振回
路41bからの受信タイミングで受送間のタイミング差
を吸収する。
D8発明が解決しようとする課題 上記のようなリング接続の伝送システムでは、一般的に
、伝送路を右回りの1系と左回りの2系と両方に配置し
、ループバック機能を持たせ、1個所の伝送路やノード
局の遮断ではンステム全体に支障を与えないようにして
いる。
第6図は実際に使用されるフレーム構成の一例を示す説
明図で、3つのフレーム#1.#2及び#3で成るマル
チフレームを示し、lフレームは263 bitである
。各フレームは、先頭のフラグパターンと引続く28の
タイムスロットで成り、フラグパターンは1lbitで
フレーム同期ワードを格納される。
各タイムスロットは8 bitで、1番目のタイムスロ
ットCHIにはコントロール情報が格納され、2番目の
タイムスロットCH2にはサンプリング情報が格納され
ている。コントロール情報としては、2番目のビットと
3番目のビットとでマルチフレーム番号を示し、例えば
′00”は#lを、“01”は#2を、“10”は#3
を示す。また6〜9番目のビットでループバック情報を
示し、6番目のビットはl系から2系へのループバック
中を、7番目のビットは2系から1系へのループバック
中を、8番目のビットはl系の遮断中を、9番目のビッ
トは2系の遮断中を示すために使用される。17番目の
タイムスロットCH17にはサブコミ情報が格納され、
#lフレームのCDT情報rtst〜R98や#2フレ
ームのCDT情報ns9.R51oや#3フレームのF
D情報等が格納される。28番目のタイムスロットCI
−128にはT E L情報が格納される。
しかし、これらコントロール情報によるループバック等
の対策が有効なのはノード局や伝送路の遮断のときだけ
であって、クロックを必要とする多重化方式の場合、発
振源となるマスターステーションが遮断したときには、
これに代わる機能を持つものはなかった。
本発明は、このような課題に鑑みて創案されたもので、
リング接続に際し、クロックなどを必要とする時分割多
重化装置等で、受信データを直接かつ継続的に監視し、
親局機能の喪失を迅速に検出し、親局が喪失してもンス
テムダウンすることなく、親局を交替して運用を行い得
る親子局交替方式を提供することを目的としている。
E 、課題を解決するための手段 本発明におけるL記課題を解決するための手段は、リン
グ接続した伝送装置の親子局交替方式において、伝送路
)二のデータを監視し、同期エラーの検出により親局機
能の喪失を判定する監視手段と、他の子局を新親局とし
て伝送路を再構成する交替手段とを備え、伝送フレーム
内に組込まれた折返し情報により伝送路の再構成を確認
する伝送装置の親子局交替方式によるものとする。
F1作用 本発明は、マスターステーションを含む各端末局自身で
受信データを監視することにより伝送路を支配する親局
機能の有無を検出し、マスターステーションになる優先
順位の決定回路である交替手段を起動するものである。
各端末局は、2系統の受付データから検出される特定情
報(例えばフラグパターン)を監視し、同期エラーが発
生したとき、マスター機能の喪失を確認する。
各端末局は、ノードアドレス(CPU間の情報アドレス
や位置情報等)に従って待ち時間設定を行ったのちマス
ターステーション化を宣言する。
これをMS宣言モードとし、その時間′rは、T=待ち
時間×(最大ノード数−ノードアドレス)とする。この
MS宣言モード中に、両端のノード局からの折返し情報
の確認を行う。折返し情報は、伝送フレーム内に組込ま
れるものとし、2系統が1系と2系とで成る場合、例え
ばl系の受信側からは2系から1系へ折返したという情
報であり、2系の受信1111からはi系から2系へ折
返したという情報である。折返し情報が確認されたなら
ば、親局が成立したとする。一定時間T max内に折
返し情報が得られない場合は、親局が不成立とし、上記
のシーケンスを繰返す。
G、実施例 以下、図面を参照して、本発明の実施例を詳細に説明す
る。尚、リング接続の伝送路は、右回り及び左回りり両
方を配置し、ループバック機能を持たせ、1個所の伝送
路又はノード局の遮断ではシステム全体に支障を与えな
いようにした一般的なもので、右回りを1系と呼称し、
左回りを2系と呼称する。
第1図は本発明の監視手段の一例を示す構成図で、図中
11はプロセッサ(CPU)、12及び13はフラグ検
出回路、14及び15は前後方保護回路である。
一方のフラグ検出回路12は、i系のデータを入力され
、そのクロックでサンプリングを行い、もう一方のフラ
グ検出回路13は、2系のデータを入力され、そのクロ
ックでサンプリングして、フラグパターンを検出する。
プロセッサIIは、iり後方保護回路14.15を介し
て入力された検出フラグ及びフレーム内の前記ループバ
ック情報により同期エラーか検出された場合、マスター
スレーブ切換信号を交替手段へ出力する。
第2図は本発明の交替手段の一例を示す構成図で、図中
21は受信系統選択回路、22は同期自走選択回路、2
3は発振源選択回路、24は発振回路、25はフレーム
発生回路、26はバッファ回路である。
受信系統選択回路21は、l系の受信データ及びクロッ
クにより検出されたフラグと2系の受信データ及びクロ
ックにより検出されたフラグとのいずれかを選択して同
期自走選択回路22へ送出すると共に、受信クロックを
発振源選択回路23へ入力する。発振源選択回路23は
、前記マスタースレーブ切換信号に従って、その受信ク
ロック又は発振回路24からの発振クロックのいずれか
を選択して、同期自走選択回路22へ人力する。
同期自走選択回路22は、前記フラグにより受信タイミ
ングに同期して自走し、送信タイミングは通常は受信ク
ロックで行い、マスタースレーブ切換信号が親局を指令
している場合は前記発振クロックで行う。尚、マスター
スレーブ切換信号は、フレーム発生回路25及びバッフ
ァ回路26へも送られる。
第3図は、本発明の親子局状態移動の一実施例を示す説
明図である。同図において、各局は、常にMSモード3
l−8Sモードトライ32→SSモード33−M5モー
ドトライ34−M5モード31の状態移動を後記条件の
もとて可能とする。
尚、この状態移動では3つの待ち時間T、Tmax。
及びTmax*が使用されていて、待ち時間′rはMS
モード宣言タイマに設定され、待ち時間TmaX+はM
Sモード断念タイマに設定され、また待ち時間TmaX
tはSSモード断念タイマに設定されるものとする。
SSモード31からMSモード33への切換え条件は、
下記の手順とする。
■ 伝送路監視により、(同期エラー1)アンド(同期
エラー2)で、MS喪失を検出する。同期エラーlは1
系遮断を示し、同期エラー2は2系遮断を示す。
■ 衝突回避タイマ等をMSモード宣言タイマとして使
用し、上記MS喪失の確認から待ち時間Tの後にMSト
ライを宣言する。
T=160msX(16−ADH)/1B但しADHは
アドレスノードを示す。
(MS )ライモード)アンド(l系折返し:2−1)
(l系同期エラーなし)又は(MSトライモード)アン
ド(2系折返し:l−2)(2系間期エラーなし)が確
認されればMSモード成立とする。(1系折返し;2−
1)又は(2系折返し=1→2)情報が確認されない場
合はMSモード不成立とし、再び、MS喪失の確認とM
SI−ライモード宣言から始める。この断念待ち時間’
l’1laX+を例えば400 m sとし、何度でも
繰返す。
MSモード33からSSモード3にへの切換え条件は、
下記の手順とする。
■ ウォッヂドッグタイマ回路を備え、システムクロッ
ク(CLK)の停止を検出し、親局機能の喪失を自己診
断で判定する。
■ MSモードのみ、パネル上モーメンタリスイッチの
ON操作により“主→従“の切換指令を発し、SSモー
ドに移行する。その際、MSになり得る準SSが該−ル
ープ内に存在することが必要であり、そのクロックも正
常でなければならない。
SSモードが不成立の場合は確認待ち時間Tmaxt後
に初期状懇からスタートする。この時間T+aaxyは
、SS化のためループ内の基準クロックを停止するので
他局がMS化するのに最大150 m s必要であり、
余裕時間50 m sを考慮すると、200 m s 
h<適正である。(ループ内のMS立ち上げ)かつ(M
S−4SS) (Qssのクロック正常)。
尚、切換えは、ソフトウェアで行うと同時に、前記切換
信号をハードウェアでレジスタにセットすることによっ
て実行される。
下表は、MSモード切換えの多重分離ロジックの一例を
示すものである。
第1表 本発明は、上記シーケンスにより、伝送路上にクロック
源が喪失したことを検出し、スレーブステーションとマ
スターステーションを交替させるもので、下記の効果を
奏する。
(1)リング接続に際して、クロックなどを親子局交替
機能を実現する。
(2)受信データを直接かつ継続的に監視しているので
、親局機能喪失を迅速に検出できる。
H1発明の効果 以上、説明したとおり、本発明によれば、リング接続に
際し、クロックなどを必要とする時分割多重化装置等で
、受信データを直接かつ継続的に監視し、親局機能の喪
失を迅速に検出し、親局が喪失してもシステムダウンす
ることなく、親局を交替して運用を行うことが可能で、
極めて信頼性の高い親子局交替方式を提供することがで
きる。
【図面の簡単な説明】
第1図は本発明の監視手段の構成図、第2図は本発明の
交替手段の構成図、第3図は状態移動の説明図、第4図
は伝送システムの構成図、第5図及び第6図はフレーム
構成の説明図である。 11・・・CPU、12.14・・・フラグ検出回路、
13.15・・前後方保護回路、21・・・受信系統選
択回路、22・・・同期自走選択回路、23・・・発振
源選択回路、24・・発振回路、25・・・フレーム発
生回路、26・・・バッファ回路、31・・・SSモー
ド、32・・MSトライモード、33・・MSモード、
34・・SSトライモード。 外2名 第3図 本発明の状態移動の説明図

Claims (1)

    【特許請求の範囲】
  1. (1)リング接続された伝送装置の親子局交替方式にお
    いて、伝送路上のデータを監視し、同期エラーの検出に
    より親局機能の喪失を判定する監視手段と、他の子局を
    新親局として伝送路を再構成する交替手段とを備え、伝
    送フレーム内に組込まれた折返し情報により伝送路の再
    構成を確認することを特徴とする伝送装置の親子局交替
    方式。
JP1129895A 1989-05-23 1989-05-23 伝送装置の親子局交替方式 Expired - Fee Related JP2715547B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1129895A JP2715547B2 (ja) 1989-05-23 1989-05-23 伝送装置の親子局交替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1129895A JP2715547B2 (ja) 1989-05-23 1989-05-23 伝送装置の親子局交替方式

Publications (2)

Publication Number Publication Date
JPH02308639A true JPH02308639A (ja) 1990-12-21
JP2715547B2 JP2715547B2 (ja) 1998-02-18

Family

ID=15021021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1129895A Expired - Fee Related JP2715547B2 (ja) 1989-05-23 1989-05-23 伝送装置の親子局交替方式

Country Status (1)

Country Link
JP (1) JP2715547B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022013987A1 (ja) * 2020-07-15 2022-01-20 日本電信電話株式会社 通信装置、通信方法、通信システムおよび通信プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745758A (en) * 1980-09-03 1982-03-15 Hitachi Ltd Loop type data transmission controller
JPS59183553A (ja) * 1983-04-04 1984-10-18 Anritsu Corp ル−プ伝送方式
JPS637055A (ja) * 1986-06-27 1988-01-12 Toshiba Corp デ−タ伝送ステ−シヨン

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745758A (en) * 1980-09-03 1982-03-15 Hitachi Ltd Loop type data transmission controller
JPS59183553A (ja) * 1983-04-04 1984-10-18 Anritsu Corp ル−プ伝送方式
JPS637055A (ja) * 1986-06-27 1988-01-12 Toshiba Corp デ−タ伝送ステ−シヨン

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022013987A1 (ja) * 2020-07-15 2022-01-20 日本電信電話株式会社 通信装置、通信方法、通信システムおよび通信プログラム

Also Published As

Publication number Publication date
JP2715547B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
US5349654A (en) Fault tolerant data exchange unit
JPH02308639A (ja) 伝送装置の親子局交替方式
CA2411788C (en) Device and method for synchronising a system of coupled data processing facilities
JP3286926B2 (ja) リングシステムにおけるクロック切替方式
JPH0316441A (ja) 従属同期クロック選択方式
JP2655738B2 (ja) 二重化系―一重化系間系切り替え方式
JPS6126346A (ja) ル−プネツトワ−ク制御システム
JPS5897764A (ja) 多重化演算処理システムの制御方式
JP2000049841A (ja) 通信システム
JPH01177738A (ja) ループ障害処理方式
SU1374235A1 (ru) Устройство дл резервировани и восстановлени микропроцессорной системы
JPH03201836A (ja) フレーム同期方式
KR970002814B1 (ko) 물리계층 계층관리부 제어장치
JPH10312300A (ja) 二重化装置
JPH0234215B2 (ja)
JPH03106236A (ja) 同期検出回路の診断制御方式
JPS58125998A (ja) 遠隔制御方式
JPH05191389A (ja) インタフェース盤の冗長システム
JPS60140946A (ja) クロツク選択方式
JPH02257733A (ja) ループ伝送システム
JPS6238697A (ja) 局線信号選択回路
JP2000341363A (ja) データ通信システム
JPH0720115B2 (ja) ル−プ式伝送処理装置
JPS6149539A (ja) ノ−ド接続順確認方式
JPH0348967A (ja) バス制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees