JPS60140946A - クロツク選択方式 - Google Patents
クロツク選択方式Info
- Publication number
- JPS60140946A JPS60140946A JP58249372A JP24937283A JPS60140946A JP S60140946 A JPS60140946 A JP S60140946A JP 58249372 A JP58249372 A JP 58249372A JP 24937283 A JP24937283 A JP 24937283A JP S60140946 A JPS60140946 A JP S60140946A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- protection
- protection circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は相互に同期して動作するディジタル端局装置に
クロックを供給するディジタルクロック供給装置（ＤＯ
３）に係り、特に従局におけるＤＯ８の入力クロソク従
属先を決定するクロック選択方式に関する。
クロックを供給するディジタルクロック供給装置（ＤＯ
３）に係り、特に従局におけるＤＯ８の入力クロソク従
属先を決定するクロック選択方式に関する。
（ｂ）従来技術と問題点
相互に同期して動作するディジタル端局装置間では、該
ディジタル端局にクロックを供給するＤＯ８が設けられ
、主局のクロックに同期するクロックを供給する従局の
ＤＯ３は主局から、伝送路を経て伝送されるクロックを
複数受信し、その内の一つを選択するクロック選択切替
回路を持っている。
ディジタル端局にクロックを供給するＤＯ８が設けられ
、主局のクロックに同期するクロックを供給する従局の
ＤＯ３は主局から、伝送路を経て伝送されるクロックを
複数受信し、その内の一つを選択するクロック選択切替
回路を持っている。
第１図はクロック選択切替回路の一例を示すブロック図
である。例えば端子ＣＬＫＯ−ＣＬＫ７から８ＫＨｚの
クロックが伝送路より８本人り、切替器１でその内の一
つのクロックが選択され、後記の如き機能を持つＡＮＤ
回路１１を経て端子ＣＬＫから送出される。又同時に端
子ＲＥＣＯ〜ＲＥＣ７より前記８ＫＨｚのクロックの入
力異常検出結果が夫々該クロックに対応して８本保護回
路５に入る。切替器２は切替器１と共に後記の如く動作
する優先順位設定回路１０の出力に基づいて連動し、切
替器１が選択して端子ＣＬＫより送出しているクロック
の入力異常検出結果を端子ＲＥＣからアラーム情報とし
て送出する。保護回路５からは前記クロックの入力異常
検出結果に基づき前方保護と後方保護の信号が夫々送出
される。前方保護信号はクロックが例えば８秒以上継続
して異常状態となると完全に障害と判断する信号で、そ
れ以下の瞬断は障害と認めずクロックの伝送路を切り替
えることをしない為の保護信号である。また後方保護信
号はクロックが異常状態となってから復旧した時例えば
０．５秒以上継続した時復旧と認める信号である。前方
保護信号は夫々優先順位設定回路１０に送出される。優
先順位設定回路１０は前方保護信号により障害と判断さ
れたクロックの伝送路、即ち端子ＣＬ Ｋ Ｏ〜ＣＩ−
Ｋ ７に対応する伝送路のクロックを障害の発生してい
ない伝送路のクロックに切り替える際の優先順位を設定
する。通常この優先順位は番号の若い順に設定されるた
め、例えば端子ＣＬＫＯが障害となると端子ＣＬＫＩが
選択されるように設定される。この選択信号は切替器８
と切替器１及び２に送出され、切替器１，２は前記の如
く動作する。また切替器８は保護回路５から送出される
後方保護信号を優先順位設定回路１０が指定する伝送路
のクロックを送出する切替器１の出力を端子ＣＬＫに送
出するためのＡＮＤ回路１１に送出する。端子Ｎから６
４１１ｚの現用信号が、端子Ｅから６４Ｈｚの予備信号
が入り、端子ＡＣＴから入る制御信号で動作する切替器
４により現用または予備用の６４１１ｚが分周器６に送
出される。分周器６は保護回路５の動作タイミング信号
を供給する。
である。例えば端子ＣＬＫＯ−ＣＬＫ７から８ＫＨｚの
クロックが伝送路より８本人り、切替器１でその内の一
つのクロックが選択され、後記の如き機能を持つＡＮＤ
回路１１を経て端子ＣＬＫから送出される。又同時に端
子ＲＥＣＯ〜ＲＥＣ７より前記８ＫＨｚのクロックの入
力異常検出結果が夫々該クロックに対応して８本保護回
路５に入る。切替器２は切替器１と共に後記の如く動作
する優先順位設定回路１０の出力に基づいて連動し、切
替器１が選択して端子ＣＬＫより送出しているクロック
の入力異常検出結果を端子ＲＥＣからアラーム情報とし
て送出する。保護回路５からは前記クロックの入力異常
検出結果に基づき前方保護と後方保護の信号が夫々送出
される。前方保護信号はクロックが例えば８秒以上継続
して異常状態となると完全に障害と判断する信号で、そ
れ以下の瞬断は障害と認めずクロックの伝送路を切り替
えることをしない為の保護信号である。また後方保護信
号はクロックが異常状態となってから復旧した時例えば
０．５秒以上継続した時復旧と認める信号である。前方
保護信号は夫々優先順位設定回路１０に送出される。優
先順位設定回路１０は前方保護信号により障害と判断さ
れたクロックの伝送路、即ち端子ＣＬ Ｋ Ｏ〜ＣＩ−
Ｋ ７に対応する伝送路のクロックを障害の発生してい
ない伝送路のクロックに切り替える際の優先順位を設定
する。通常この優先順位は番号の若い順に設定されるた
め、例えば端子ＣＬＫＯが障害となると端子ＣＬＫＩが
選択されるように設定される。この選択信号は切替器８
と切替器１及び２に送出され、切替器１，２は前記の如
く動作する。また切替器８は保護回路５から送出される
後方保護信号を優先順位設定回路１０が指定する伝送路
のクロックを送出する切替器１の出力を端子ＣＬＫに送
出するためのＡＮＤ回路１１に送出する。端子Ｎから６
４１１ｚの現用信号が、端子Ｅから６４Ｈｚの予備信号
が入り、端子ＡＣＴから入る制御信号で動作する切替器
４により現用または予備用の６４１１ｚが分周器６に送
出される。分周器６は保護回路５の動作タイミング信号
を供給する。
第２図は第１図保護回路５の詳細ブロック図で、８回路
の内例えば端子ＲＥＣＯに接続される回路を代表として
示す。端子ＲＥＣＯにクロックの入力異常検出信号が入
る。この信号でフリップフロップ１７はセットされ、前
方保護回路１８が動作し、該信号が８秒継続するかどう
か調べる。フリップフロップ１７の出力が８秒継続する
とフリップフロップ１９をセットして端子ＦＰより前方
保護信号を送出する。フリップフロップ１７がセットさ
れるとフリップフロップ１７の端子Ｇは０”となるため
ＮＯＴ回路２０の出力は“１”となり端子ＢＰの後方保
護信号を停止し第１図ＡＮＤ回路１１をオフとする。端
子ＲＥＣＯの入力異常検出信号が停止するとＮＯＴ回路
１５の出力は“１”となり後方保護回路１６が動作し、
０．５秒継続するとフリップフロップ１７をリセットす
る。
の内例えば端子ＲＥＣＯに接続される回路を代表として
示す。端子ＲＥＣＯにクロックの入力異常検出信号が入
る。この信号でフリップフロップ１７はセットされ、前
方保護回路１８が動作し、該信号が８秒継続するかどう
か調べる。フリップフロップ１７の出力が８秒継続する
とフリップフロップ１９をセットして端子ＦＰより前方
保護信号を送出する。フリップフロップ１７がセットさ
れるとフリップフロップ１７の端子Ｇは０”となるため
ＮＯＴ回路２０の出力は“１”となり端子ＢＰの後方保
護信号を停止し第１図ＡＮＤ回路１１をオフとする。端
子ＲＥＣＯの入力異常検出信号が停止するとＮＯＴ回路
１５の出力は“１”となり後方保護回路１６が動作し、
０．５秒継続するとフリップフロップ１７をリセットす
る。
従って前方保護回路１８は停止し、フリップフロップ１
９もリセットされる。またＮＯＴ回路２０の出力は“Ｏ
”となり、端子ＢＰより後方保護信号を送出し、第１図
ＡＮＤ何路１１をオンとする。
９もリセットされる。またＮＯＴ回路２０の出力は“Ｏ
”となり、端子ＢＰより後方保護信号を送出し、第１図
ＡＮＤ何路１１をオンとする。
端子ＴＭからは０．５秒の動作タイミング信号が後方保
護回路１６及び前方保護回路１８に入る。
護回路１６及び前方保護回路１８に入る。
従来、この保護回路５は前記の如く第２図に示す回路を
入力するクロックの伝送路分必要とするためハードウェ
ア量が多く経済的でなく、且つ制御方法を変更するよう
な場合の自由度がないという欠点がある。
入力するクロックの伝送路分必要とするためハードウェ
ア量が多く経済的でなく、且つ制御方法を変更するよう
な場合の自由度がないという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除くため、クロックの伝送路
を切り替えるためのアルゴリズムと保護５ −９４ノ 条件のＲＯＭ化及び多重処理化を行いハードウェアの簡
素化と汎用性を持たせたクロック選択方式を提供するこ
とにある。
を切り替えるためのアルゴリズムと保護５ −９４ノ 条件のＲＯＭ化及び多重処理化を行いハードウェアの簡
素化と汎用性を持たせたクロック選択方式を提供するこ
とにある。
（ｄ）発明の構成
本発明の構成は相互に同期して動作する複数のディジタ
ル端局装置に設けられた複数の伝送路を介して主局から
送られるクロックから正常なりロックを選択する切替回
路において、各々の伝送路の状態を時分割で出力する状
態情報出力手段と、該状態情報出力手段の内容に基づき
各々伝送路の正常性を保証する保護信号を時分割に作成
する保護信号作成手段とを備え、該保護信号により各々
伝送路の状態を時分割に検知して正常な伝送路からクロ
ックを選択するものである。
ル端局装置に設けられた複数の伝送路を介して主局から
送られるクロックから正常なりロックを選択する切替回
路において、各々の伝送路の状態を時分割で出力する状
態情報出力手段と、該状態情報出力手段の内容に基づき
各々伝送路の正常性を保証する保護信号を時分割に作成
する保護信号作成手段とを備え、該保護信号により各々
伝送路の状態を時分割に検知して正常な伝送路からクロ
ックを選択するものである。
（ｅ）発明の実施例
第３図は本発明の一実施例を示す回路のブロック図で、
第４図は第３図保護回路５の詳細ブロック図である。第
３図は第１図と同一機能の部分については同一記号で表
す。本発明は保護回路５を時分割で動作させることによ
り、−回路で複数の二 〇 保護回路の動作を処理するものである。従って端子ＲＥ
ＣＯ〜７の入力異常検出信号をマルチプレクサ３により
順次切り替えて保護回路５に加え、保護回路５から送出
される前方保護信号は直／並変換器９において並列信号
に変換し優先順位設定回路１０に送る。又後方保護信号
は直／並変換器７で並列信号に変換し切替器８に送る。
第４図は第３図保護回路５の詳細ブロック図である。第
３図は第１図と同一機能の部分については同一記号で表
す。本発明は保護回路５を時分割で動作させることによ
り、−回路で複数の二 〇 保護回路の動作を処理するものである。従って端子ＲＥ
ＣＯ〜７の入力異常検出信号をマルチプレクサ３により
順次切り替えて保護回路５に加え、保護回路５から送出
される前方保護信号は直／並変換器９において並列信号
に変換し優先順位設定回路１０に送る。又後方保護信号
は直／並変換器７で並列信号に変換し切替器８に送る。
その他の動作は第１図と同様である。
第４図の動作を説明する。切替器４を経て端子Ｂより６
４Ｈｚの信号が１／４分周器２５に入り、１６ ｆｉｚ
の信号がフリップフロップ２８に送出される。又この１
６ｔｌｚの信号は１／８分周器２６により２Ｈｚの信号
に分周されＲＡＭのアドレス端子へ〇、ＡＩ、Ａ２に与
えられる。即ち３ピツ１〜でマルチプレクサ３から送ら
れる８伝送路の入力異常信号のアドレスを選択し書込み
／続出し可能とする。フリップフロップ２８はＤフリッ
プフロップが８ｆ［ｌｉｌで構成され、ＲＡＭ２７のデ
ータを読取って保持し、ＲＯＭ２９に送出する。ＲＯＭ
２９の処理したデータはＲＡＭ２７に書込まれる。従っ
てフリップフロン１２８はＲＯＭ２９が処理した前の状
態を保持し、且つＲＯＭの処理したデータのＲＡＭ２７
に書込むためのバッファも兼ねている。端子ＣＲＥＣか
らはマルチプレクサ３より入力異常検出信号がＲＯＭ２
９のアドレス端子ＡＯに入る。
４Ｈｚの信号が１／４分周器２５に入り、１６ ｆｉｚ
の信号がフリップフロップ２８に送出される。又この１
６ｔｌｚの信号は１／８分周器２６により２Ｈｚの信号
に分周されＲＡＭのアドレス端子へ〇、ＡＩ、Ａ２に与
えられる。即ち３ピツ１〜でマルチプレクサ３から送ら
れる８伝送路の入力異常信号のアドレスを選択し書込み
／続出し可能とする。フリップフロップ２８はＤフリッ
プフロップが８ｆ［ｌｉｌで構成され、ＲＡＭ２７のデ
ータを読取って保持し、ＲＯＭ２９に送出する。ＲＯＭ
２９の処理したデータはＲＡＭ２７に書込まれる。従っ
てフリップフロン１２８はＲＯＭ２９が処理した前の状
態を保持し、且つＲＯＭの処理したデータのＲＡＭ２７
に書込むためのバッファも兼ねている。端子ＣＲＥＣか
らはマルチプレクサ３より入力異常検出信号がＲＯＭ２
９のアドレス端子ＡＯに入る。
第５図はＲＯＭ２９が入力異常検出信号を処理する状態
遷移図である。後方保護信号に対応するフラグビットを
Ｆ、Ａとし、前方保護信号に対応するフラグビットをＦ
Ｂとする。そして入力異常が検出された時該フラグピン
トを“１”とし正常時は“Ｏ”とする。又現在の状態即
ち入力異常状態であるか正常であるかを示すビットをＲ
とするとＲが“１”の時は入力異常状態発生中でＲが“
０”の時は正常であるとする。正常時はＦＡ、ＦＢとも
０″である。或伝送路即ち端子ＲＥＣＯ〜７の内の一つ
に入力異常状態が発生するとＲは“１”となる。従って
該当伝送路のＦＡは“１″となるがＦＢは未だ０″のま
まである。Ｒの１”状態が０．５秒から８秒の間にある
時はＦＡは“１″でＦＢは０”の状態に保持される。若
しＲが０．５秒以内に復旧して“０”となった場合はＦ
Ａが“０″でＦＢも０″の状態・に戻る。Ｒの“１”の
状態が８秒以上継続するとＦＡ“１”、ＦＢ“１″の状
態に遷移する。そしてＲの“ｏ″になった状態が０．５
秒以下の場合はこの状態を維持し、０．５秒以上継続す
るとＦＡ″ｏ”、ＦＢ”０”の状態に戻るように遷移す
るものである。
遷移図である。後方保護信号に対応するフラグビットを
Ｆ、Ａとし、前方保護信号に対応するフラグビットをＦ
Ｂとする。そして入力異常が検出された時該フラグピン
トを“１”とし正常時は“Ｏ”とする。又現在の状態即
ち入力異常状態であるか正常であるかを示すビットをＲ
とするとＲが“１”の時は入力異常状態発生中でＲが“
０”の時は正常であるとする。正常時はＦＡ、ＦＢとも
０″である。或伝送路即ち端子ＲＥＣＯ〜７の内の一つ
に入力異常状態が発生するとＲは“１”となる。従って
該当伝送路のＦＡは“１″となるがＦＢは未だ０″のま
まである。Ｒの１”状態が０．５秒から８秒の間にある
時はＦＡは“１″でＦＢは０”の状態に保持される。若
しＲが０．５秒以内に復旧して“０”となった場合はＦ
Ａが“０″でＦＢも０″の状態・に戻る。Ｒの“１”の
状態が８秒以上継続するとＦＡ“１”、ＦＢ“１″の状
態に遷移する。そしてＲの“ｏ″になった状態が０．５
秒以下の場合はこの状態を維持し、０．５秒以上継続す
るとＦＡ″ｏ”、ＦＢ”０”の状態に戻るように遷移す
るものである。
ＲＯＭ２９のアドレス端子ＡＩは０．５秒を計数してデ
ータ端子Ｑ１より送出し、アドレス端子Ａ５〜へ８は８
秒を計数してデータ端子Ｑ５〜Ｑ８より送出する。又ア
ドレス端子Ａ４はＲビットの前の状態をデータ端子Ｑ４
がら送出する。フリップフロップ２８のＱ２端子は後方
保護信号を端子ＢＰより送出すると共にＲＯＭ２９のア
ドレス端子Ａ２にも送出する。端子Ｑ８は前方保護信号
を端子ＦＰに送出すると共にＲＯＭ２９のアドレス端子
Ａ９にも送出する。ＲＯＭ２９は第５図に示す状態遷移
を行ってデータ端子Ｑ２とＱ９に送出する。
ータ端子Ｑ１より送出し、アドレス端子Ａ５〜へ８は８
秒を計数してデータ端子Ｑ５〜Ｑ８より送出する。又ア
ドレス端子Ａ４はＲビットの前の状態をデータ端子Ｑ４
がら送出する。フリップフロップ２８のＱ２端子は後方
保護信号を端子ＢＰより送出すると共にＲＯＭ２９のア
ドレス端子Ａ２にも送出する。端子Ｑ８は前方保護信号
を端子ＦＰに送出すると共にＲＯＭ２９のアドレス端子
Ａ９にも送出する。ＲＯＭ２９は第５図に示す状態遷移
を行ってデータ端子Ｑ２とＱ９に送出する。
（ｆ）発明の詳細
な説明した如く、本発明は伝送路の数だけ必要とする保
護回路を一つにすることが可能で、ハードウェアを簡易
化し経済的になし得ると共にＲＯＭの内容を変えること
により汎用性を高めることが可能なりＱ３を提供するこ
とが出来る。
護回路を一つにすることが可能で、ハードウェアを簡易
化し経済的になし得ると共にＲＯＭの内容を変えること
により汎用性を高めることが可能なりＱ３を提供するこ
とが出来る。
第１図はクロック選択切替回路の一例を示すブロック図
、第２図は第１図保護回路５の詳細ブロック図、第３図
は本発明の一実施例を示す回路のブロック図、第４図は
第３図保護回路５の詳細ブロック図、第５図はＲＯＭ２
９が入力異常検出信号を処理する状態遷移図である。 １、 ２． ４． ｓは切替器、３はマルチプレクサ、
５は保護回路、６は分周器、７，９は直／並変換器、１
０は優先順位設定回路、１６は後方保護回路、１７，１
９．２８はフリップフロップ、１８は前方保護回路、２
５は１／４分周器、２６は１／８分周器、２７はＲＡＭ
、２９はＲＯＭである。
、第２図は第１図保護回路５の詳細ブロック図、第３図
は本発明の一実施例を示す回路のブロック図、第４図は
第３図保護回路５の詳細ブロック図、第５図はＲＯＭ２
９が入力異常検出信号を処理する状態遷移図である。 １、 ２． ４． ｓは切替器、３はマルチプレクサ、
５は保護回路、６は分周器、７，９は直／並変換器、１
０は優先順位設定回路、１６は後方保護回路、１７，１
９．２８はフリップフロップ、１８は前方保護回路、２
５は１／４分周器、２６は１／８分周器、２７はＲＡＭ
、２９はＲＯＭである。
Claims (1)
- 相互に同期して動作する複数のディジタル端局装置に設
けられた複数の伝送路を介して主局から送られるクロッ
クから正常なりロックを選択する切替回路において、各
々の伝送路の状態を時分割で出力する状態情報出力手段
と、該状態情報出力手段の内容に基づき各々伝送路の正
常性を保証する保護信号を時分割に作成する保護信号作
成手段とを備え、該保護信号により各々伝送路の状態を
時分割に検知して正常な伝送路からクロックを選択する
ことを特徴とするクロック選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249372A JPS60140946A (ja) | 1983-12-27 | 1983-12-27 | クロツク選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249372A JPS60140946A (ja) | 1983-12-27 | 1983-12-27 | クロツク選択方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60140946A true JPS60140946A (ja) | 1985-07-25 |
| JPH0220183B2 JPH0220183B2 (ja) | 1990-05-08 |
Family
ID=17192038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249372A Granted JPS60140946A (ja) | 1983-12-27 | 1983-12-27 | クロツク選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229225A (ja) * | 1985-07-30 | 1987-02-07 | ノ−ザン・テレコム・リミテツド | 通信システムおよび方法 |
| JPS6376639A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | クロツク同期方式 |
-
1983
- 1983-12-27 JP JP58249372A patent/JPS60140946A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229225A (ja) * | 1985-07-30 | 1987-02-07 | ノ−ザン・テレコム・リミテツド | 通信システムおよび方法 |
| JPS6376639A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | クロツク同期方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220183B2 (ja) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040114511A1 (en) | Transmission device | |
| JPS60140946A (ja) | クロツク選択方式 | |
| US6754172B1 (en) | Non-interruptive protection switching device and network system using the same | |
| JP3241104B2 (ja) | クロック供給切替え方式 | |
| JP3104490B2 (ja) | 二重化ループｌａｎの従属同期制御方法 | |
| JP3165978B2 (ja) | 切替制御方式 | |
| US6516419B1 (en) | Network synchronization method and non-break clock switching method in extended bus connection system | |
| JPH0697945A (ja) | 送信信号無瞬断通信装置 | |
| JP2949310B2 (ja) | クロック供給装置及び通信ネットワークシステム | |
| JPH09116515A (ja) | 自己診断機能付き同期検出回路 | |
| JP2616696B2 (ja) | クロック選択制御方式 | |
| JP2956698B1 (ja) | 高速監視制御信号伝送装置 | |
| JP2715547B2 (ja) | 伝送装置の親子局交替方式 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JPH0376616B2 (ja) | ||
| JP3323977B2 (ja) | 信号切替回路 | |
| JP2000049841A (ja) | 通信システム | |
| KR100297857B1 (ko) | 클럭복원에러처리장치및방법 | |
| JP3283418B2 (ja) | 冗長系出力切替回路及び交換機 | |
| JPH10303960A (ja) | リングシステムの接続切替回路 | |
| JP3073378B2 (ja) | セット予備方式の現用／予備切替え装置 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPH0720170B2 (ja) | インタ−フェ−ス装置 | |
| JPH09298530A (ja) | 現用予備方式用送信フレームタイミング同期回路 | |
| JPH0228936B2 (ja) | Kanshishingookuridashisochi |