JPH02302076A - 基板電位供給回路 - Google Patents
基板電位供給回路Info
- Publication number
- JPH02302076A JPH02302076A JP12351989A JP12351989A JPH02302076A JP H02302076 A JPH02302076 A JP H02302076A JP 12351989 A JP12351989 A JP 12351989A JP 12351989 A JP12351989 A JP 12351989A JP H02302076 A JPH02302076 A JP H02302076A
- Authority
- JP
- Japan
- Prior art keywords
- supply circuit
- potential
- potential supply
- circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 230000010355 oscillation Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000015654 memory Effects 0.000 abstract description 8
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板電位供給回路に関し、特に半導体集積回
路の基板電位供給回路に関する。
路の基板電位供給回路に関する。
従来、半導体集積回路１よ、シリコン等の基板上に絶縁
層を介して、トランジスタ等の素子や、それらの素子間
で論理回路や電源回路等を形成し、メモリやマイクロ・
コンビニーり等が構成されている。この場合、構成され
たメモリやマイクロ・コンピュータ等の動作を安定させ
る為には、基板電位を一定に保つ必要がある。そこで、
基板電位を一定に保つには、基板と導電的に接続された
回路があり、このような半導体集積回路に備えられた基
板電位供給回路の一例を第２図に示す。
層を介して、トランジスタ等の素子や、それらの素子間
で論理回路や電源回路等を形成し、メモリやマイクロ・
コンビニーり等が構成されている。この場合、構成され
たメモリやマイクロ・コンピュータ等の動作を安定させ
る為には、基板電位を一定に保つ必要がある。そこで、
基板電位を一定に保つには、基板と導電的に接続された
回路があり、このような半導体集積回路に備えられた基
板電位供給回路の一例を第２図に示す。
第２図は、Ｐ型シリコン基板上に構成された半導体集積
回路における基板電位供給回路の一例を示す回路図で、
一定周期の開閉信号を発生する発振回路１があり、ダイ
オード、コンデンサからなる電位供給回路３１を、配線
６を介して、駆動して、Ｐ型シリコン基板５に配線８を
介して負電位を供給する。
回路における基板電位供給回路の一例を示す回路図で、
一定周期の開閉信号を発生する発振回路１があり、ダイ
オード、コンデンサからなる電位供給回路３１を、配線
６を介して、駆動して、Ｐ型シリコン基板５に配線８を
介して負電位を供給する。
この発振回路１が発振し、一定の周期で開閉信号を配線
６に出力する。この出力が電位供給回路３１に入力され
、配線６の出力が、低レベル期間中のみ、Ｐ形シリコン
基板５に負電位を供給していた。
６に出力する。この出力が電位供給回路３１に入力され
、配線６の出力が、低レベル期間中のみ、Ｐ形シリコン
基板５に負電位を供給していた。
前述した従来の基板電位供給回路は、発振回路１から発
振ａカした開閉信号が低レベル期間中のみ、Ｐ型シリコ
ン基板５に負電位を供給し、高レベル期間中は、負電位
の供給を停止する為、この期間中、基板５が変動した時
、メモリや、マイクロ・コンピュータの安定した動作が
出来なくなるという欠点がある。
振ａカした開閉信号が低レベル期間中のみ、Ｐ型シリコ
ン基板５に負電位を供給し、高レベル期間中は、負電位
の供給を停止する為、この期間中、基板５が変動した時
、メモリや、マイクロ・コンピュータの安定した動作が
出来なくなるという欠点がある。
本発明の目的は、前記欠点が解決されて、開閉信号が高
レベルの時でも、基板に負電位を供給し、特にメモリや
マイクロ・コンピュータ等で安定した動作が出来るよう
にした基板電位供給回路を提供することにある。
レベルの時でも、基板に負電位を供給し、特にメモリや
マイクロ・コンピュータ等で安定した動作が出来るよう
にした基板電位供給回路を提供することにある。
本発明の基板電位供給回路の構成は、所定周期の第１の
開閉信号を発生する発振回路と前記第１の開閉信号を反
転して第２の開閉信号を得る反転回路と、前記第１の開
閉信号により駆動される第１の電位供給回路と、前記第
２の開閉信号により駆動される第２の電位供給回路とを
備え、前記第１、第２の電位供給回路のそれぞれの出力
が互いにワイヤード・オアされて半導体基板に接続され
ていることを特徴とする。
開閉信号を発生する発振回路と前記第１の開閉信号を反
転して第２の開閉信号を得る反転回路と、前記第１の開
閉信号により駆動される第１の電位供給回路と、前記第
２の開閉信号により駆動される第２の電位供給回路とを
備え、前記第１、第２の電位供給回路のそれぞれの出力
が互いにワイヤード・オアされて半導体基板に接続され
ていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例の基板電位供給回路を示す
回路図である。
回路図である。
第１図において、本実施例の基板電位供給回路は、発振
回路ｌと、この開閉信号を伝達する配線６と、この配線
６の信号を反転する反転回路２と、この反転回路２より
出力される開閉信号を伝達する配線７と、それぞれの開
閉信号が駆動する電位供給回路３．４と、これらの各電
位供給回路３゜４の出力がワイヤード・オアされて、配
線８を介して、印加されるＰ型シリコン基板５を含み、
構成される。ダイオード、コンデンサからなる第１の電
位供給回路３は、配線６に伝達された開閉信号が低レベ
ルの時に負電位を供給し、ダイオード。
回路ｌと、この開閉信号を伝達する配線６と、この配線
６の信号を反転する反転回路２と、この反転回路２より
出力される開閉信号を伝達する配線７と、それぞれの開
閉信号が駆動する電位供給回路３．４と、これらの各電
位供給回路３゜４の出力がワイヤード・オアされて、配
線８を介して、印加されるＰ型シリコン基板５を含み、
構成される。ダイオード、コンデンサからなる第１の電
位供給回路３は、配線６に伝達された開閉信号が低レベ
ルの時に負電位を供給し、ダイオード。
コンデンサからなる第２の電位供給回路４は、配線６に
伝達された開閉信号が高レベルの時に負電位を供給し、
配線８には負電位の供給を停止することなく、Ｐ型シリ
コン基板５に安定した負電位を供給しつづけ、特にメモ
リやマイクロ・コンピュータ等で、安定した動作が実現
出来る。
伝達された開閉信号が高レベルの時に負電位を供給し、
配線８には負電位の供給を停止することなく、Ｐ型シリ
コン基板５に安定した負電位を供給しつづけ、特にメモ
リやマイクロ・コンピュータ等で、安定した動作が実現
出来る。
以上説明したように、本発明は、発振回路が発生する開
閉信号と、この信号を反転した開閉信号で、それぞれの
電位供給回路を駆動させて基板に供給することで、基板
電位を安定にする事により、特にメモリやマイクロ・コ
ンピュータ等が安定した動作が可能となるという効果が
ある。
閉信号と、この信号を反転した開閉信号で、それぞれの
電位供給回路を駆動させて基板に供給することで、基板
電位を安定にする事により、特にメモリやマイクロ・コ
ンピュータ等が安定した動作が可能となるという効果が
ある。
第１図は本発明の第１の実施例の基板電位供給回路の回
路図、第２図は従来の基板電位供給回路の回路図である
。 １・・・・・・発振回路、２・・・・・・反転回路、３
．３１・・・・・・第１の電位供給回路、４・・・・・
・第２の電位供給回路、５・・・・・・Ｐ型シリコン基
板、６．７．訃・・・・・配線。
路図、第２図は従来の基板電位供給回路の回路図である
。 １・・・・・・発振回路、２・・・・・・反転回路、３
．３１・・・・・・第１の電位供給回路、４・・・・・
・第２の電位供給回路、５・・・・・・Ｐ型シリコン基
板、６．７．訃・・・・・配線。
Claims (1)
- 所定周期の第１の開閉信号を発生する発振回路と、前記
第１の開閉信号を反転して第２の開閉信号を得る反転回
路と、前記第１の開閉信号により駆動される第１の電位
供給回路と、前記第２の開閉信号により駆動される第２
の電位供給回路とを備え、前記第１、第２の電位供給回
路のそれぞれの出力が互いにワイヤード・オアされて、
半導体基板に接続されていることを特徴とする基板電位
供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12351989A JPH02302076A (ja) | 1989-05-16 | 1989-05-16 | 基板電位供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12351989A JPH02302076A (ja) | 1989-05-16 | 1989-05-16 | 基板電位供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02302076A true JPH02302076A (ja) | 1990-12-14 |
Family
ID=14862622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12351989A Pending JPH02302076A (ja) | 1989-05-16 | 1989-05-16 | 基板電位供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02302076A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493249A (en) * | 1993-12-06 | 1996-02-20 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| US5612644A (en) * | 1995-08-31 | 1997-03-18 | Cirrus Logic Inc. | Circuits, systems and methods for controlling substrate bias in integrated circuits |
| US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
-
1989
- 1989-05-16 JP JP12351989A patent/JPH02302076A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493249A (en) * | 1993-12-06 | 1996-02-20 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| US6057725A (en) * | 1993-12-06 | 2000-05-02 | Micron Technology, Inc. | Protection circuit for use during burn-in testing |
| US6255886B1 (en) | 1993-12-06 | 2001-07-03 | Micron Technology, Inc. | Method for protecting an integrated circuit during burn-in testing |
| US5612644A (en) * | 1995-08-31 | 1997-03-18 | Cirrus Logic Inc. | Circuits, systems and methods for controlling substrate bias in integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860006837A (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
| JPH02302076A (ja) | 基板電位供給回路 | |
| KR950007286A (ko) | 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기 | |
| KR930005232A (ko) | 반도체 집적회로 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| KR100244415B1 (ko) | 고속으로 동작하는 단일 또는 이중 에지 트리거 플립플롭 회로 | |
| KR0174500B1 (ko) | 반도체 칩의 클럭 제어회로 | |
| JPH0619206Y2 (ja) | 集積回路 | |
| KR100308130B1 (ko) | 데이터 트랜스퍼 회로 | |
| JP4127375B2 (ja) | マイクロコンピュータ | |
| JP2004056454A (ja) | フリップフロップとシフトレジスタ及びその動作方法 | |
| US4326277A (en) | Electronic timepiece | |
| KR880004655A (ko) | 전송 게이트 회로 | |
| JPH0548968B2 (ja) | ||
| KR200270628Y1 (ko) | 동기 반도체 메모리의 스탠바이 구동회로 | |
| JPH0426221A (ja) | 発振回路 | |
| JPH033263A (ja) | 半導体集積回路 | |
| JPH0669727A (ja) | 発振回路 | |
| KR100244464B1 (ko) | 클럭 발생회로 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH04267607A (ja) | 発振用駆動回路 | |
| JPH01250120A (ja) | クロック制御方式 | |
| JPS5935217B2 (ja) | Ｃ−ｍｏｓ回路 | |
| KR20000013844A (ko) | 노이즈 감소 및 저전력용 수정 발진 회로 | |
| JPH04307763A (ja) | 半導体集積回路 |