JPH0229837A - 記憶素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、格納されたデータの無断使用を防止するよう
にした記憶素子に関する。

（従来の技術） 通常の記憶素子は、アドレスデータが指定されるとそれ
により特定されるデータが読み出されるから、格納され
ているデータの保護は十分には行なえない。勿論、書込
みの際に使用されたアドレスデータが判明しない限り、
そこに格納されたデータは読み出されないが、現状での
記憶素子は、いずれもアドレスとデータとは一対一に対
応しているから、同等の記憶素子を用意することにより
簡単にコピーされてしまう。

（発明が解決しようとする課題） このような従来の記憶素子は、秘密を保持する必要のあ
るデータを保存するには、不向きであり、工作機械の制
御用に有償で提供されるプログラムデータなとは、簡単
にコピーされないように保護しなければならないという
問題があった。

本発明は、上記課題を解決するためになされたもので、
格納されたデータを呼び出すためのアドレスを変換する
ことにより、簡単にはデータの解読が行なえないような
記憶素子を提供することを目的としている。

（課題を解決するための手段） 本発明によれば、アドレス指定端子とデータ人出力端子
とを有し、格納されるデータが外部から書換え可能な記
憶素子において、アドレス設定により指定された領域に
データを書込み、あるいは指定された領域からデータを
読み出すようにした不揮発性のデータ記憶部と、前記ア
ドレス指定端子から指定されるアドレスデータを前記デ
ータ記憶部用のアドレスデータに変換するためのアドレ
ス変換用データを記憶する変換データ記憶部と、この変
換データ記憶部に前記データ人出力端子を介して外部か
らアドレス変換用データを入力するバッファ手段とを具
備することを特徴とする記憶素子を提供できる。

（作用） 本発明の記憶素子では、設定されるアドレス変換用デー
タを複数用意して、適宜に異なる種類のアドレス変換用
データを使用してデータ記憶部にデータを書込むように
している。

（実施例） 以下、本発明の一実施例を図面に従って詳細に説明する
。

第１図に示す実施例では、データ記憶部が不揮発性の記
憶素子１から構成され、この記憶素子１にはデータ人出
力端子Ｔｉｏが設けられ、またアドレス変換回路２を介
してアドレス指定端子Ｔａとも接続されている。アドレ
ス変換回路２は、揮発性の変換データ記憶用のＲＡＭを
有し、この変換データ記憶用のＲＡＭにバッファ回路３
を介して外部から所定のアドレス変換データを設定する
ことが可能である。

電源を入れた初期状態の時に、アドレス変換回路２の変
換データ記憶用のＲＡＭへ、外部の記憶手段に複数個用
意されたアドレス変換データのうちの１種が設定され、
このＲＡＭによりアドレス指定端子Ｔａから入力される
アドレスデータな変換するようにしている。なお、変換
データ記憶用のＲＡＭに設定されるアドレス変換データ
は、外部に用意された上記変換データの中から、ランダ
ムに選択される。

入力されるアドレスは、次に述べるアドレスマツプとし
て供給され、この変換回路２により変換されたアドレス
データに対応して不揮発性の記憶素子１から所定のデー
タが選択される。

アドレス変換データは、電源を切ると消去されるので、
アドレス指定端子Ｔａからアドレスを与えても、不揮発
性の記憶素子１の内容を読み出すことができない。又、
電源を入れる度に、アドレス変換回路２の変換データ記
憶用のＲＡＭに書き込まれる変換データは異なり、Ｔａ
からのアドレス入力とＴｉｏの出力データとの関係が解
読されても、その対応関係が変わるため、解読結果を確
実に無効にすることができる。

第２図は、外部記憶手段に予め用意されるアドレス変換
データの２つの例を示している。第３図は、上記実施例
の記憶素子１に書込まれるべきアドレスとデータの一例
を示している。

第４図は、本素子のアドレス指定端子に与えられるアド
レスデータを格納するための、外部記憶手段上に存在す
るアドレスマツプである。このアドレスマツプは、第２
図（ｂ）の変換データに対応するものとなっている。

さて、第２図（ａ）の変換データを利用して第３図のよ
うにデータを記憶素子１に格納するか、または記憶素子
１から読み出す場合を考える。この場合に、アドレス指
定端子Ｔａに与えられるアドレスと変換データとは、内
容的に同一のデータであるため、アドレス指定端子Ｔａ
へのアドレスと記憶素子１へ与えられるアドレスとは一
致する。つまり、アドレス変換回路２なしでデータが格
納されるものと同一である。したがって、この場合にア
ドレス指定端子Ｔａに供給される第４図のアドレスマツ
プは、第２図（ａ）と同一のビット構成となる。

第２図（ｂ）に示す変換データを利用して第３図のよう
なデータを記憶素子１に格納するか、または記憶素子１
から読み出す場合、アドレス指定端子Ｔａへのアドレス
と記憶素子１へ与えられるアドレスとは一致しないため
、第４図のアドレスマツプが使用される。例えばアドレ
ス指定端子Ｔａヘデータ０を与えると、ＲＡＭに格納さ
れた変換データにより変換される数値は７となるため、
アドレスマツプの７番地には、０が設定されている。記
憶素子１の７番地の内容を選択してそれを書き換えたり
、読み出そうとする際には、アドレス指定端子Ｔａには
アドレスマツプの７番地の内容が供給されるからである
。つまり、前置って外部記憶手段にアドレスマツプとし
て第４図のビット構成のものを用意する必要がある。

この作業は、変換データ記憶用のＲＡＭに変換データを
バッファを介して入力するとき同時に行なうことができ
る。勿論、その前後に行なうことも可能である。そして
、それ以降も同様に、変換後のデータがアドレスマツプ
のアドレス（相対）となるように、アドレス指定端子Ｔ
ａに与えるアドレスをアドレスマツプのデータとしてお
けば良い。

上記実施例では、電源の投入時にＲＡＭ内容を変更する
場合を説明しているが、通常の動作時に適宜変更してア
ドレス変換用データなしではデータの解読ができないよ
うにすることも可能である。なお、上記不揮発性の記憶
素子１は、例えばＥＥＰＲＯＭ、ＥＰＲＯＭで構成する
ことができ、変換データ記憶部は、ＳＲＡＭ、あるいは
保持手段を有する選択回路などにより構成することがで
きる。また、アドレス変換データは、複数種類あれば、
アドレスとデータとの対応関係がなくなるから、コピー
された場合であフても、確実にその解読を防止すること
ができる。

以上、図示した実施例に関連して本発明について説明し
たが、本発明は特許請求の範囲に示される主旨と精神の
下で多様な構成をとり得るものであって、特段の事情の
ない限り、本発明をその詳細に説明した枠内に限定する
意図はない。

（発明の効果） 以上説明したように、本発明によれば、秘密を保持する
必要のあるデータを簡単には解読が行なえないように記
憶する記憶素子を提供できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
（ａ）、（ｂ）は、外部記憶手段に予め用意されるアド
レス変換データの２つの例を示す図、第３図は、上記実
施例の記憶素子１に書込まれるべきアドレスとデータの
一例を示す図、第４図は、データを記憶素子１に格納す
るため又は記憶素子から読み出すためにアドレス指定端
子Ｔａに供給されるアドレスデータについて第２図（ｂ
）に対応するアドレスマツプを示す図である。 １・・・記憶素子、２・・・アドレス変換回路、３・・
・バッファ回路。 １トー＼ 特許出願人　ファナック株式会社 代　理　人　弁理士　辻　　　實 ト五−ベ

Claims (1)

【特許請求の範囲】
1. アドレス指定端子とデータ入出力端子とを有し、格納さ
   れるデータが外部から書換え可能な記憶素子において、
   アドレス設定により指定された領域にデータを書込み、
   あるいは指定された領域からデータを読み出すようにし
   た不揮発性のデータ記憶部と、前記アドレス指定端子か
   ら指定されるアドレスデータを前記データ記憶部用のア
   ドレスデータに変換するためのアドレス変換用データを
   記憶する変換データ記憶部と、この変換データ記憶部に
   前記データ入出力端子を介して外部からアドレス変換用
   データを入力するバッファ手段とを具備することを特徴
   とする記憶素子。