JPH02293950A - メモリバックアップ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子回路に用いられるＳＲＡＭ等のメモリに
対する、電源断時のメモリバックアップ方式に関するも
のである。

〔従来の技術〕

第３図は従来の一般的なＣＰＵを用いた電子回路のブロ
ック図である。図において、（９）はメモリ部、（１０
はＣＰＵその他の部分を示す。第４図（ａ）　（ｂ）は
従来のメモリ制御方式を示す図で、図において、Ｑηは
メモリ構造、四は次に読み出すべきメモリのアドレスを
記憶しておく領域（以下、リードポインタと記す）、備
は次に書き込むべきメモリのアドレスを記憶しておく領
域（以下、ライトポインタと記す）を示す。

次に動作について説明する。

通常の、ＣＰＵを用いた電子回路は、第３図に示す様に
、メモリ部（９）とＣＰＵαｑその他の部分に分けられ
るが、電源断が発生した場合にバッテリーによる電源バ
ックアップを行なう対象は、バッテリー容量の関係より
メモリ部に限られることが多い。一方、メモリの構造は
、第４図（ａ）に示す様に、アドレスｎ，　ｎ＋１，　
ｎ＋２．・・・・・・　に対してデータが入る様になっ
ており、次に読み出すべきデータの入っているアドレス
をリードポインタ四に、次にデータを書き込むべきアド
レスをライトポインタ備に記憶させて、メモリの読み出
し、書き込みの制御を行なっている。そこで電源断が発
生した場合には、これらリードポインタ（６）、ライト
ポインタ（６）を含むメモリ全体に対する電圧供給が中
断する事のない様バッテリーによる電圧供給に直ちに切
り換える。

〔発明が解決しようとする課題〕

従来のメモリバックアップ方式は以上の様に構成されて
いたので電源断の発生するタイミングによっては、第４
図のリードポインタまたはライトポインタをＣＰＵが更
新している間にＣＰＵの動作が止まりリードポインタ、
ライトポインタの値が破壊される可能性があり、その破
壊力｛起−た場合は、再度電圧が供給された時、メモリ
内のデータは保存されていても正常に読み出し、書き込
みができずメモリ内のデータの破壊に至るという問題点
があった。

この発明は上記の問題点を解決すべくなされたもので、
メモリバックアップシステムにおいて、電源断後の電源
再投入時もリードポインタ、ライトポインタの破壊が発
生せず確実にバッテリーノ｛ックアップされているメモ
リに対するアクセスが可能となるメモリバックアップ方
式を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るメモリバックアップ方式は、メモリに対
するリードポインタ、ライトポインタを二重に設け、更
に各ポインタ更新中であることを示すフラグを設けたも
のである。

〔作用〕

この発明における二重のポインタは、いずれかのポイン
タが破壊されてももう片方のポインタの内容を基にポイ
ンタを復旧させるためのものであり、またフラグは電源
断が発生した時点でのポインタの更新状況を示し（おり
、ポインタ復旧時の復旧方法を決定する指標の役割を果
たす。

〔実施例〕

第１図はこの発明の一実施例によるポインタフラグを示
す図である。図において、（１）はリードポインタ１　
，　（２）はライトポインタ１　，　（３）はフラグ１
、（４）はリードポインタ２　、（５）はライトポイン
タ２、（６）はフラグ２である。

次に第１図に示したポ・ｒンタ、フラグの制御方法につ
いて説明する。データをメモリから読み出す場合は、ま
ずリードポインタ１（１）の示すアドレスからデータを
読み出した後、フラグｌ（３）をＯＮとしリードポイン
タ１（１）をインクリメントしフラグ１（Ｊ）をＯＦＦ
とする。その後続いて、フラグ２（６）、リードポイン
タ２（４）についても上述のフラグ１（３）、リードポ
インタ１（１）と同じ操作を行なう。次にメモリにデー
タを書き込む場合は、まずライトポインタ１（２ノの示
すアドレスにデータを書き込んだ後、フラグ１（３）を
ＯＮとしライトポインタ１（２）をインクリメントしフ
ラグ１（３）をＯＦＦとする。その後続いてフラグ２（
６）、ライトポインタ２（５）についても上述のフラグ
１（３）、ライトポインタ１（２）と同じ操作を行なう
。

以上の様にポインタを更新しておくと、電源断が発生し
た後の再Ｋｍ投入時において、以下の操作を行なう事に
より電源断発生時のポインタの値を正確に復旧できる。

再？Ｋ源投入時にまずフラグ１（３）をチェックする。

ここでフラグ１（３フがＯＮであれば、リードポインタ
１（１）またはライトポインタ１（２）のいずれかを更
新中に電源断が発生したと判断できるので、リードポイ
ンタ２（４）ライトポインタ２（５）のいずれか一方、
つまり１側のポインタ（リードポインタ１（１）または
ライトポインタ１　（２）　）と異なっている方をイン
クリメントして、インクリメントした方が、リードポイ
ンタ２（４）ならば、それをリードポインタ１（１）へ
、ライトポインタ２（５）ならばそれをライトポインタ
１（２）へコピーを行なう。そして最後にフラグ１（３
）をＯＦＦにしておく。

また、フラグ２（６）がＯＮであれば［ｉ断発生時に２
側のポインタ（リードポインタ２（４）またはライトポ
インタ２（５））が更新中であったということであるが
、既にｌ側のポインタ（リードポインタ１（１）とライ
トポインタＮ２））は、正しい更新済の値になっている
ので、無条件にリードポインタ１（１）はリードポイン
タ２（４）へ、ライトポインタ１　（４４）はライトポ
インタ２（５）へ各々コピーしフラグ２（６）はＯＦＦ
としておく。さらにフラグ１（３）とフラグ２（６）が
両方ともＯＦＦであれば電源断発生時はポインタ更新中
ではなかったと判断できるので、特に処理の必要はない
。

尚、第２図には、ポインタとして弟１図にあった様なデ
ータの入っているアドレスではなく、ある固定長のデー
タを１件とした時の現時点で記憶されているデータ件数
１　．　２（７）．　（８）を用いてメモリ管理を行な
っている他の実施例を示したが、この件数の更新・復旧
方法については、上記実施例と同様で、かつ同様の効果
を奏する。

〔発明の効果〕

以上のように、この発明によれば、メモリ管理の方式と
して二重のポインタ、またポインタ更新中を示すフラグ
を用いているので、メモリバックアップ方式のメモリシ
ステムにおいて亀源断後の再電源投入時に正確にポイン
タの値を復旧できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるポインタ，フラグを
示す図、第２図はこの発明の他の実施例によるポインタ
フラグを示す図、第３図は一般的なＣＰＵを用いた電子
回路を示すブロック図、第４図は従来のメモリ制御方式
を示す図である。 図｛こおいて、（１）はリードポインタ１　，　（２）
はライトポインタ１　、（３）はフラグ１　、（４）は
リードポインタ２、（５冫はライトポインタ２　、（６
）はフラグ２、（７）は件数１、（３）は件数２を示す
。 なお、図中、同一符号は同一　または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 電源からの電圧供給が断たれた場合に付属のバッテリー
   により電圧供給のバックアップを行なう、バッテリーバ
   ックアップの施されたメモリシステムに於いて、該メモ
   リに対するデータの書き込み、読み出しを行なうアドレ
   スを示したポインタを、書き込み用読み出し用各々につ
   いて二重に設け該ポインタが更新中であることを示すフ
   ラグを設けたことを特徴とするメモリバックアップ方式
   。