JPH02292936A - モニタリング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモニタリング回路に係わり、特にディジクル通
信装置の内部を通過してきたディジタルデータと通過せ
ずに直接到来したディジタルデータを各ビットごとに比
較することにより、装置の動作監視を行うモニタリング
回路に関する。

〔従来の技術〕

第３図は、従来のモニタリング回路を有するディジタル
通信装置の一構成例を表わしている。

相手方のディジタル通信装置６１から送られてくる受信
データ８１には、すでに相手方のディジタル通信装置６
ｌ内の送信データ前処理回路などによりフレームビット
または固有のビット列を付加するなどの前処理が施され
てある場合が多い。この受信データ８１は受信側のディ
ジタル通信装置７ｌ内で２本に分けられ、一方はディジ
タル信号送受信部７３を経たのち、比較される側のディ
ジタルデータ８２としてモニタリング回路７４に入力さ
れ、もう一方は比較する側のディジタルデータ８３とし
て直接モニタリング回路７４に人力されるようになって
いる。これら２つのディジタルデータの間には通常ある
位相差が存在するので、まず位相差検出部７５で位相差
を検出し位相補正部７６により位相の補正を行ったのち
、データビット比較部７７にてビットごとのデータ比較
を行う。この比較結果により、判定信号発生部７８から
装置の動作が正常か否かを示す信号がディジタル通信装
置７１の外部に出力されるようになっている。

このように、従来、ディジタル通信装置などの動作を監
視する場合には、その装置に人力されるディジタルデー
タにあらかじめフレームビットもしくは固有のビット列
を付加してお《などの前処理を行っており、これを利用
することで装置の勤１作監視を行っていた。

〔発明が解決しようとする課題〕

このように、従来のモニタリング回路においては、対象
となるディジタルデータにフレームビットもしくは固有
のビット列などが含まれていなければデータの比較がで
きず、従って装置の動作監視が不可能になるという問題
があった。

そこで本発明の目的は、特別な付加ビットの有無にかか
わらず、比較する側としてのディジタルデータと比較さ
れる側としてのディジタルデータを比較して装置の動作
監視を行うことができるモニタリング回路を提供するこ
とにある。

〔課題を解決するための手段〕

本発明では、（１）所定の時間間隔で順次到来する比較
される側としての第１のディジタルデータをこの時間間
隔で複数段遅延させる遅延手段と、（１ｌ）第１のディ
ジタルデータと同じ信号源から別の経路を経て到来する
比較する側としての第２のディジタルデータを複数の遅
延手段の各段階に現われたディジタルデータとそれぞれ
比較する複数の比較手段と、（　ｉｉｉ　）これら複数
の比較手段のうち常に一致を示す比較手段が存在するか
否かの監視を行う監視手段とをモニタリング回路に具備
させる。

そして、本発明では、腹数の比較手段の中に常に一致を
示す比較手段が存在するか否かにより、第１のディジタ
ルデータの通過してきた経路を監視する。

〔実施例〕

以下、実施例につき本発明を詳細に説明する。

第１図は、本発明の一実施例におけるモニタリング回路
を表わしたものである。

このモニタリング回路は、データ入力部、データ比較部
および監視部から構成されている。

データ人力部は、比較される側のディジタルデータ信号
３１を人力するメモリ回路１１と、比較する側のディジ
タルデータ信号３３を人力する７ビット遅延回路１６に
より構成されている。

データ比較部は８対ｌデータピット比較回路１２により
構成される。この８対ｌデータピット比較回路１２には
、メモリ回路ｌ１から出力された対象データ信号３５と
７ビット遅延回路ｌ６から出力された遅延データ信号３
６が人力され、比較結果信号３７を出力するようになっ
ている。また、同期タイミングクロック信号３２は、７
ビット遅延回路ｌ６および８対ｌデータピット比較回路
１２に入力され、この８対ｌデータピット比較回路１２
から出力される続出クロック信号３４はメモリ回路１１
に入力されている。

監視部は、一致状態判別回路１３、８分周カウンタｌ４
および１３分周カウンタｌ５により構成されている。一
致状態判別回路ｌ３には比較結果信号３７と検出時間制
御信号３８が人力され、２つのデータ列が一致したこと
を知らせるための一致ｍ　ＨＥ信号４１またはクロンク
人力を一時停止させるためのクロツク断信号３９を出力
するようになっている。このクロツク断借号３９は８分
周カウンタ１４および１３分周カウンタｌ５に入力され
ている。そして、８分周カウンタ１４は８対１データピ
ット比較回路１２に対し８ビッ｝・マスク信号４３を供
給し、また１３分周カウンタ１５はエラー信号４２を出
力するようになっている。

次に、以上のような構成のモニタリング回路により、た
とえばディジタル通信装置の動作を監視する場合の動作
について説明する。

相手方のディジタル通信装置から送信されてきたディジ
タルデータは２本に分けられ、このうちの１本が監視の
対象となるディジタル通信装置の内部を通過して１００
ビント以内の位相遅延を生じたとする。このディジタル
データは、比較される側のディジタルデータ信号３ｌと
してメモリ回路１１に入力されて一時的に記憶される。

この比較される側のディジタルデータ信号３１は、８対
ｌデータピット比較回路ｌ２から出力される続出クロソ
ク信号３４のタイミングにより、対象データ信号３５と
して８対１データピット比較回路ｌ２に１ビットずつ転
送される。

２本に分けられたディジタルデータのうち、もう１本は
、そのまま比較する側のディジタルデータ信号３３とし
て７ビット遅延回路ｌ６に人力され、同期タイミングク
ロツク信号３２により位相を７ビット遅延されたのち、
遅延データ信号３６として８対１データピット比較回路
１２に転送される。ここで位相を７ビット遅延させるの
は、後述するように、第２図の単独のフリップフロップ
１９により遅延される１ビット分と合わせて８ビット遅
延させ、これにより２つのディジタルデータ列の先頭を
合わせるためである。

第２図は、８対１データピット比較回路の内部を詳細に
表わしたものである。

この８対１データピット比較回路１２には、８段のＤタ
イプフリップフロップ回路からなるシフトレジスタｌ８
が備えられ、その第１９目のデータ人力端子Ｄは第１図
のメモリ回路ｌ１に接続されている。これら各段の夕ロ
ック人力端子Ｃはいずれも、８ビットクロツクマスク信
号４３と同期タイミングクロック信号３２を人力するた
めのアンド回路ｌ７の出力側と接続されている。また、
各段の出力端子は、順次、次の段のデータ人力端子と接
続されるとともに、シフトレジスタ１８のあとに配置さ
れた８個の排他的論理和回路２２の各人力側の一方に接
続されている。そして、これら８個の排他的論理和回路
２２のもう一方の人力端子はいずれも、遅延データ信号
３６と同期タイミングクロック信号３２を入力するため
の単独のフリップフロップ回路１９の出力側と接続され
ている。そして、８個の排他的論理和回路２２の出力側
は、各々バッファ回路２１を経て第１図の一致状態判別
回路１３に接続されている。

このような構成の８対ｌデータピット比較回路１２で、
アンド回路ｌ７から出力された続出クロツク信号３４は
、第１図のメモリ回路１ｌに人力されるとともに、シフ
トレジスタ１８を構成する８個のフリップフロップのク
ロック入力端子Ｃに人力され、このタイミングにより対
象データ３５は１ビットずつ順次シフトしながらシフト
レジスタｌ８に取り込まれる。この８段のシフトレジス
タ１８の各段から出力された遅延データ信号４１−１〜
４１−８は各々８個の排他的論理和回路回路２２に入力
される。

一方、第１図の７ビット遅延回路１６によってすでに７
ビット位相を遅延されている遅延データ信号３６は、単
独のフリップフロップ回路１９に入力され、同期タイミ
ング−クロック信号３２のタイミングでさらに１ビット
遅延されるため、結局８ビット遅延された遅延データ４
５として８個の排他的論理和回路２２に入力される。こ
の結果、８個の排他的論理和回！′８２２から各１本ず
つ計８本の比Ｐｑ果信号３７が出力され、バッファ部２
１を経７第１図の一致状態判別回路１３へ人力される。

一致状態判別回路ｌ３では、検出時間制御信号３８によ
り８ビットに対して充分余裕のある一定時間ごとに一致
状態をラッチしていき、８本中１本でも連続して一致状
態を示したときは、一致確認信号４ｌを出力する。また
、８本ともすべて不一致と判別したときにはクロック断
信号３９を出力し、これを８分周カウンタ１４および１
３分周カウンタ１５に供給する。このとき、対象となる
ディジタルデータ列内に繰り返しパターンが存在すれば
２本以上一致と判断する可能性もあるが、所定の検出時
間内で不一致が出力されないかぎり問題なしと判断する
ようにしておく。

８分周カウンタ１４は、このクロック断信号３９により
８ピットクロックマスク信号４３を出力し、８対１デー
タピット比較回路１２に入力する。

この８ビットクロックマスク信号４３は、前述したよう
に、同期タイミングクロック信号３２とともに第１図の
アンド回路１７に人力され、これにより続出クロック信
号３４を８ビット分マスクする。このため、メモリ回路
１１から８対１データピット比較回路１２への対象デー
タ信号３５の転送は８ビット分だけ停滞する。ところが
、遅延データ信号３６は、淀みなく８対ｌデータピット
比較回路１２に入力されているので、事実上、比較され
る側のディジタルデータ３ｌと比較する側のディジタル
データ３３は８ビット分位相がずれることになる。その
結果、引き続いて第２回目の８対ｌのビット比較が行わ
れる。

以下同様にして８対ｌのビット比較を行っていき、１３
分周カウンタ１５がクロツク断信号３９を１３回以上カ
ウントしたとき、比較される側のディジタルデータ３ｌ
にエラーが生じていることを示すエラー信号４２を出力
する。すなわち、比較される側のディジタルデータ３１
と比較する側のディジタルデータ３３の位相差が１００
ビット以内であるにもかかわらず、その１００ビット以
内に比較されるディジタルデータ３１と比較する側のデ
ィジタルデータ３３の一致するデータ列が全くなかった
ことを装置異常と判断するのである。

本実施例では、（１）式に示すように具体的数値をあげ
て説明したが、一般に最大位相差Ｎに対し（２）式を満
足するｍＳｎを決定してｍ対１のビット比較’ｔｅｎ回
繰り返すことにより、比較される側のディジタルデータ
と比較する側のデイジタルデー夕の一致を判別し、装置
の動作監視を行うことができる。

８ｘｌ３＞　（１００＋１）　　・・・・・・（１）ｍ
ｘｎ＞＝　（Ｎ＋　１）　　　　　−−　（２＞このよ
うに分割して比較を行うのは、Ｎが非常に大きい場合、
これに見合った段数のシフトレジスタが必要になるなど
回路規模も大きくなり、あまり現実的でないためである
。

以上のように、本実施例におけるモニタリング回路によ
れば、比較される側のデイジタルデー夕と比較する側の
ディジタルデータの位相差Ｎが非常に大きい場合でも、
装置規模を大きくすることなく、かつデータパターンに
制約されずに装置の監視が可能であり、装置規模の縮小
とコストダウンを図ることができる。

〔発明の効果〕

このように本発明によれば、フレームビットまたは固有
のビット列が付加されていないデイジタルデータに対し
ても装置の監視が可能であるため、たとえば外線側（発
信側）で発信するデータに特別な前処理を施す必要がな
く、装置の簡略化によるコストダウンが大きい。また、
モニタリング回路自身、データパターンから制約を受け
ることがないため、広い汎用性を有するという長所があ
る。

【図面の簡単な説明】

図面は本発明の一実施例を表わしたもので、このうち第
１図は、モニタリング回路のブロック図、第２図は第１
図の８対１データビット比較回路の内部を詳細に表わし
たもの、第３図は従来のモニタリング回路のブロック図
である。 １２・・・・・・８対１比較回路、 ｌ３・・・・・・一致状態判別回路（関し手段）、１８
・・・・・・８段のシフトレジスタ（遅延手段）。

Claims (1)

1. 【特許請求の範囲】 所定の時間間隔で順次到来する比較される側としての第
   １のディジタルデータをこの時間間隔で複数段遅延させ
   る遅延手段と、 前記第１のディジタルデータと同じ信号源から別の経路
   を経て到来する比較する側としての第２のディジタルデ
   ータを前記複数の遅延手段の各段階に現われたディジタ
   ルデータとそれぞれ比較する複数の比較手段と、 これら複数の比較手段のうち常に一致を示す比較手段が
   存在するか否かの監視を行う監視手段とを具備すること
   を特徴とするモニタリング回路。