JPH0229030A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0229030A JPH0229030A JP1102129A JP10212989A JPH0229030A JP H0229030 A JPH0229030 A JP H0229030A JP 1102129 A JP1102129 A JP 1102129A JP 10212989 A JP10212989 A JP 10212989A JP H0229030 A JPH0229030 A JP H0229030A
- Authority
- JP
- Japan
- Prior art keywords
- selector
- output
- outputs
- signal
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 38
- 230000003321 amplification Effects 0.000 claims abstract description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ信号−ディジタル信号変換(以下A/
D変換と略す)回路に関し、特に分解能の低いA/D変
換器を用いて、高い分解能をもったアナログ信号−ディ
ジタル信号変換処理を行うのに好適な、アナログ信号−
ディジタル信号変換回路に関する。
D変換と略す)回路に関し、特に分解能の低いA/D変
換器を用いて、高い分解能をもったアナログ信号−ディ
ジタル信号変換処理を行うのに好適な、アナログ信号−
ディジタル信号変換回路に関する。
従来、A/D変換回路において、分解能の高いA/D変
換を行うためには分解能の高いA/D変換器を用いてい
た。例えば、サンプリングレートf0で10ビツトの分
解能が要゛求されるA/D変換回路では、通常、10ビ
ット以上の分解能を持ったA/D変換器を用いている。
換を行うためには分解能の高いA/D変換器を用いてい
た。例えば、サンプリングレートf0で10ビツトの分
解能が要゛求されるA/D変換回路では、通常、10ビ
ット以上の分解能を持ったA/D変換器を用いている。
しかしながら、分解能の高いA/D変換器はコストが高
くまた消費電流も非常に大きいため、例えば、磁気記録
再生装置一体型カメラ(以下カムコーダーと略す)の様
な低消費電力が要求される機器への応用が困難になると
いう欠点があった。
くまた消費電流も非常に大きいため、例えば、磁気記録
再生装置一体型カメラ(以下カムコーダーと略す)の様
な低消費電力が要求される機器への応用が困難になると
いう欠点があった。
本発明の目的は要求される分解能のA/D変換処理を同
分解能よりも小さい分解能のA/D変換器を用いて実現
するための信号処理回路を提供することにある。
分解能よりも小さい分解能のA/D変換器を用いて実現
するための信号処理回路を提供することにある。
本発明の信号処理回路は、アナログ入力端子と、該アナ
ログ入力端子から入力されるアナログ信号を入力とする
アナログ信号増幅回路群と、アナログ信号増幅回路群の
複数の出力を入力とする第一のセレクタと、該第一のセ
レクタの出力を入力とするA/D変換器と該A/D変換
器の出力を入力とする第二のセレクタと、該第二のセレ
クタの複数出力を入力とする係数器群と、前記第二のセ
レクタの複数出力を入力とする制御回路と、該制御回路
の出力を制御入力とし、前記、係数器の複数出力を入力
とする第三のセレクタと、サンプリングクロック発生回
路を有しており、該サンプリングクロック発生回路の発
生するサンプリングクロックを、前記第一のセレクタ及
び前記A/D変換器及び第二のセレクタに対して供給し
ている。
ログ入力端子から入力されるアナログ信号を入力とする
アナログ信号増幅回路群と、アナログ信号増幅回路群の
複数の出力を入力とする第一のセレクタと、該第一のセ
レクタの出力を入力とするA/D変換器と該A/D変換
器の出力を入力とする第二のセレクタと、該第二のセレ
クタの複数出力を入力とする係数器群と、前記第二のセ
レクタの複数出力を入力とする制御回路と、該制御回路
の出力を制御入力とし、前記、係数器の複数出力を入力
とする第三のセレクタと、サンプリングクロック発生回
路を有しており、該サンプリングクロック発生回路の発
生するサンプリングクロックを、前記第一のセレクタ及
び前記A/D変換器及び第二のセレクタに対して供給し
ている。
前記アナログ信号増幅回路群はおのおのの利得Ga++
Ga2+・・・・・・Gaρなる4個の出力を持ち、前
記係数器群は、おのおのの係数G k 1. G k
1.・・・・・・Gkmなるm個の出力を持ち(ただし
m、ρは整数)、前記第一のセレクタにより選択された
前記アナログ信号増幅回路群のある出力が利得Gaiで
あり、前記第三のセレクタによって選択された出力信号
に掛かる前記係数器のある出力の係数がGkjである時
、前記利得Gaiと前記係数Gkjが (ただし αは実数、i、jは整数) なる関係を持つ。
Ga2+・・・・・・Gaρなる4個の出力を持ち、前
記係数器群は、おのおのの係数G k 1. G k
1.・・・・・・Gkmなるm個の出力を持ち(ただし
m、ρは整数)、前記第一のセレクタにより選択された
前記アナログ信号増幅回路群のある出力が利得Gaiで
あり、前記第三のセレクタによって選択された出力信号
に掛かる前記係数器のある出力の係数がGkjである時
、前記利得Gaiと前記係数Gkjが (ただし αは実数、i、jは整数) なる関係を持つ。
前記アナログ信号増幅回路が4個の出力を持ち前記係数
器がm個の出力を持ち、前記第三のセレクタの出力がサ
ンプリングクロックf。でサンプリングされる時、前記
サンプリングクロック発生器が f、=nf。
器がm個の出力を持ち、前記第三のセレクタの出力がサ
ンプリングクロックf。でサンプリングされる時、前記
サンプリングクロック発生器が f、=nf。
(ただしl≧n、m≧n、12.m、nは整数)なるサ
ンプリングクロックfsを有する。
ンプリングクロックfsを有する。
第1図に本発明の第1の実施例を示す。本実施例では2
個のアナログ信号増幅器22.23を用いており、これ
らはそれぞれアナログ入力端子21から入力されるアナ
ログ入力信号をデータ入力とする。セレクタ24はアナ
ログ信号増幅筋22゜23の出力をデータ入力とし、か
つ、サンプリングクロック発生回路32の出力をクロッ
ク入力とする。A/D変換器25は、セレクタ24の出
力をデータ入力とし、サンプリングクロック発生回路3
2の出力をクロック入力とする。セレクタ26はA/D
変換器25の出力をデータ入力とし、サンプリング発生
回路32の出力をクロック入力とする。係数器27,2
8はそれぞれセレクタ26の2つの出力のうち一方を入
力とし、制御回路30はセレクタ26の2つの出力を入
力とし、セレクタ26は係数器27.28の出力をデー
タ入力とし、制御回路30の出力を制御入力とし、セレ
クタ29の出力をディジタル出力端子群31に出力し、
データ出力としている。
個のアナログ信号増幅器22.23を用いており、これ
らはそれぞれアナログ入力端子21から入力されるアナ
ログ入力信号をデータ入力とする。セレクタ24はアナ
ログ信号増幅筋22゜23の出力をデータ入力とし、か
つ、サンプリングクロック発生回路32の出力をクロッ
ク入力とする。A/D変換器25は、セレクタ24の出
力をデータ入力とし、サンプリングクロック発生回路3
2の出力をクロック入力とする。セレクタ26はA/D
変換器25の出力をデータ入力とし、サンプリング発生
回路32の出力をクロック入力とする。係数器27,2
8はそれぞれセレクタ26の2つの出力のうち一方を入
力とし、制御回路30はセレクタ26の2つの出力を入
力とし、セレクタ26は係数器27.28の出力をデー
タ入力とし、制御回路30の出力を制御入力とし、セレ
クタ29の出力をディジタル出力端子群31に出力し、
データ出力としている。
本実施例では、要求される分解能が10ビツトであるの
に対し、8ビツト分解能のA/D変換器25を用いてい
る。したがって、増幅器22゜23のゲインはそれぞれ
OdB、12dBであり、係数器27.28は係数はそ
れぞれx4.xlである。また、後述する基準レベルα
の入力アナログ信号の最大振幅のAレベルに設定されて
いる。
に対し、8ビツト分解能のA/D変換器25を用いてい
る。したがって、増幅器22゜23のゲインはそれぞれ
OdB、12dBであり、係数器27.28は係数はそ
れぞれx4.xlである。また、後述する基準レベルα
の入力アナログ信号の最大振幅のAレベルに設定されて
いる。
アナログ増幅器22.23は入力されたアナログ信号を
それぞれOdB、12dBのゲインで増幅する。セレク
タ24は、この増幅された信号をサンプリングクロック
発生器の発生するサンプリングクロック2fo(foは
システムで要求される本来のサンプリングレートである
)によって選択し出力する。A/D変換器25は分解能
8ビツトのA/D変換器で、セレクタ24の出力するア
ナログ信号をサンプリングクロック2foによってディ
ジタル信号に変換する。セレクタ26はサンプリングク
ロック2fOによってA/D変換後の信号を12dB増
幅された信号が係数器28にOdBに増幅された信号が
係数器27に出力されるように分配する。係数器27は
セレクタ26から入力だデータを4倍し、係数器28は
セレクタ26から入力したデータを1倍して係数器27
.28の出力レベルが揃うようにする。
それぞれOdB、12dBのゲインで増幅する。セレク
タ24は、この増幅された信号をサンプリングクロック
発生器の発生するサンプリングクロック2fo(foは
システムで要求される本来のサンプリングレートである
)によって選択し出力する。A/D変換器25は分解能
8ビツトのA/D変換器で、セレクタ24の出力するア
ナログ信号をサンプリングクロック2foによってディ
ジタル信号に変換する。セレクタ26はサンプリングク
ロック2fOによってA/D変換後の信号を12dB増
幅された信号が係数器28にOdBに増幅された信号が
係数器27に出力されるように分配する。係数器27は
セレクタ26から入力だデータを4倍し、係数器28は
セレクタ26から入力したデータを1倍して係数器27
.28の出力レベルが揃うようにする。
制御回路30はセレクタ26の出力データを検出し、セ
レクタ29の制御信号を発生する。セレクタ29は制御
回路30からの制御信号により係数器27及び28の出
力のうちどちらかを選択し、ディジタル出力端子群31
に10ビツトデータとして出力する。この時、データ出
力レートは、サンプリングクロックf0でサンプリング
可能な値である。また、セレクタ24.A/D変換器2
5、セレクタ26は同一のサンプリングクロック2f、
に同期して作動している。
レクタ29の制御信号を発生する。セレクタ29は制御
回路30からの制御信号により係数器27及び28の出
力のうちどちらかを選択し、ディジタル出力端子群31
に10ビツトデータとして出力する。この時、データ出
力レートは、サンプリングクロックf0でサンプリング
可能な値である。また、セレクタ24.A/D変換器2
5、セレクタ26は同一のサンプリングクロック2f、
に同期して作動している。
第2図に本実施例におけるA/D変換変換フケ示す。ア
ナログ入力信号端子21から入力された原信号J1は、
アナログ増幅器22よりOdB増幅されかつHfoの期
間だけ遅延され(J2)、同時にアナログ増幅器23に
より12dB増幅される(J3)。J3は遅延されない
。セレクタ24は、サンプリングクロック発生器32の
発生する、サンプリングクロックf。02倍の周波数2
f。
ナログ入力信号端子21から入力された原信号J1は、
アナログ増幅器22よりOdB増幅されかつHfoの期
間だけ遅延され(J2)、同時にアナログ増幅器23に
より12dB増幅される(J3)。J3は遅延されない
。セレクタ24は、サンプリングクロック発生器32の
発生する、サンプリングクロックf。02倍の周波数2
f。
で、前記の信号J2.J3を交互に選択し、信号J4と
して出力する。信号J4はA/D変換器25によりサン
プリングクロック2foでサンプリングされ8ビツトの
ディジタルデータに変換され信号J5として出力される
。ここで入力アナログ信号レベルが基準レベルαを越え
ていた場合、信号J3のA/D変換データに相当する信
号J5はオーバーフローを生じる。セレクタ26はディ
ジタル変換後の信号J5を、サンプリングクロック2f
oに従って、12dB増幅された信号を係数器28、O
dE増幅された信号を係数器27に交互に出力する。係
数器27.28はそれぞれの入力信号を4倍及び1倍し
て信号J6及びJ7とし、両者の信号レベルを揃える。
して出力する。信号J4はA/D変換器25によりサン
プリングクロック2foでサンプリングされ8ビツトの
ディジタルデータに変換され信号J5として出力される
。ここで入力アナログ信号レベルが基準レベルαを越え
ていた場合、信号J3のA/D変換データに相当する信
号J5はオーバーフローを生じる。セレクタ26はディ
ジタル変換後の信号J5を、サンプリングクロック2f
oに従って、12dB増幅された信号を係数器28、O
dE増幅された信号を係数器27に交互に出力する。係
数器27.28はそれぞれの入力信号を4倍及び1倍し
て信号J6及びJ7とし、両者の信号レベルを揃える。
すなわち、係数器27は入力された8ビツトデータを2
ビツト左シフトしてLSB側に“00″を付加して10
ビツトとし、係数器28は入力8ビツトデータを2ビツ
ト右シフトしてMSB側に“00”を付加して10ビツ
トとする。各係数器27.28は次のデータが供給され
るまでその出力を保持している。制御回路30は、前記
セレクタ26の出力信号をモニタし、セレクタ29をサ
ンプリングクロックf。に周期して制御する。すなわち
、制御回路30は、係数器270入力デイジタルデータ
を基準レベルαに相当する基準ディジタルデータと比較
するか又は、係数器28の入力ディジタルデータを基準
レベルαの4倍のレベルに相当する基準ディジタルデー
タと比較することにより、その比較結果から入力アナロ
グ信号が基準レベルαを越えたと判断すると信号J6(
係数器27の出力)を選択し、それ以外のときは信号J
7(係数器28の出力)を選択するようにセレクタ29
を制御する。その結果、セレクタ29は信号J8が得ら
れる。該して、8ビツト分解能のA/D変換器を用いて
、サンプリングクロックf。で10ビツトの分解能を要
求されるA/D変換処理が実行される。
ビツト左シフトしてLSB側に“00″を付加して10
ビツトとし、係数器28は入力8ビツトデータを2ビツ
ト右シフトしてMSB側に“00”を付加して10ビツ
トとする。各係数器27.28は次のデータが供給され
るまでその出力を保持している。制御回路30は、前記
セレクタ26の出力信号をモニタし、セレクタ29をサ
ンプリングクロックf。に周期して制御する。すなわち
、制御回路30は、係数器270入力デイジタルデータ
を基準レベルαに相当する基準ディジタルデータと比較
するか又は、係数器28の入力ディジタルデータを基準
レベルαの4倍のレベルに相当する基準ディジタルデー
タと比較することにより、その比較結果から入力アナロ
グ信号が基準レベルαを越えたと判断すると信号J6(
係数器27の出力)を選択し、それ以外のときは信号J
7(係数器28の出力)を選択するようにセレクタ29
を制御する。その結果、セレクタ29は信号J8が得ら
れる。該して、8ビツト分解能のA/D変換器を用いて
、サンプリングクロックf。で10ビツトの分解能を要
求されるA/D変換処理が実行される。
上記実施例において、A/D変換器25として9ビツト
のものを用いた場合は、増幅器22.23のゲインはそ
れぞれOdB、6dBとなり、係数数27,28はそれ
ぞれx2.xlとなる。すなわち、係数器27は9ビツ
トの変換データを1ビツト左シフトしてLSBに“0”
を付加し、係数器8は9ビツトの変換データに0”をM
SBとして付加し、それぞれ10ビツトデートする。
のものを用いた場合は、増幅器22.23のゲインはそ
れぞれOdB、6dBとなり、係数数27,28はそれ
ぞれx2.xlとなる。すなわち、係数器27は9ビツ
トの変換データを1ビツト左シフトしてLSBに“0”
を付加し、係数器8は9ビツトの変換データに0”をM
SBとして付加し、それぞれ10ビツトデートする。
また基準レベルαは入力アナログ振幅のAレベルである
。
。
本発明は、上記のように、2個のアナログアンプを用い
た例に限られず、4個のアンプを用いることができる。
た例に限られず、4個のアンプを用いることができる。
その構成を第2の実施例として、第3図に示す。第3図
において、アナログ信号増幅器2は、アナロク信号入力
端子1から入力されるアナログ信号をデータ入力とし、
セレクタ3はアナログ信号増幅器2の4個の出力を入力
としくここでpは整数)、A/D変換器4はセレクタ3
の出力を入力とし、セレクタ5はA/D変換器4の出力
を入力とし、係数器6及び制御回路9は共にセレクタ5
0m個の出力を入力としくここでmは整数)、セレクタ
7は制御回路9の出力を制御入力とし、係数器6のm個
の出力を入力とし、サンプリングクロック発生回路10
の出力がセレクタ3及びA/D変換器4及びセレクタ5
に対して供給され、セレクタ7の出力をディジタル出力
端子群7に出力し、データとしている。
において、アナログ信号増幅器2は、アナロク信号入力
端子1から入力されるアナログ信号をデータ入力とし、
セレクタ3はアナログ信号増幅器2の4個の出力を入力
としくここでpは整数)、A/D変換器4はセレクタ3
の出力を入力とし、セレクタ5はA/D変換器4の出力
を入力とし、係数器6及び制御回路9は共にセレクタ5
0m個の出力を入力としくここでmは整数)、セレクタ
7は制御回路9の出力を制御入力とし、係数器6のm個
の出力を入力とし、サンプリングクロック発生回路10
の出力がセレクタ3及びA/D変換器4及びセレクタ5
に対して供給され、セレクタ7の出力をディジタル出力
端子群7に出力し、データとしている。
アナログ増幅回路2は、入力されたアナログ信号を増幅
し、4個のそれぞれ異なった増幅率Ga、。
し、4個のそれぞれ異なった増幅率Ga、。
Ga2.・・・・・・Gapを持った信号として出力す
る。
る。
セレクタ3はアナログ増幅回路2の出力する1個の信号
をサンプリングクロック発生器10の発生するサンプリ
ングクロックnfoに従って選択し出力する(ここでn
≧ρであり、nは整数)。A/D変換器4は、セレクタ
3の出力する選択されたアナログ信号をサンプリングク
ロックnf、!よってディジタル信号に変換し、セレク
タ5は変換されたディジタル信号をサンプリングクロッ
クnfoによってm個に分配する(ここでn≧mである
)。係数器6は、入力されたm個のデータに対しておの
おののデータのアナログ増幅回路2による増幅率がGa
1、Ga2・・・・・・、Gaiである時、係数Gk+
、Gk2・・・・・・、Gkmを掛けて出力し、出力デ
ータの信号レベルが揃うようにする。
をサンプリングクロック発生器10の発生するサンプリ
ングクロックnfoに従って選択し出力する(ここでn
≧ρであり、nは整数)。A/D変換器4は、セレクタ
3の出力する選択されたアナログ信号をサンプリングク
ロックnf、!よってディジタル信号に変換し、セレク
タ5は変換されたディジタル信号をサンプリングクロッ
クnfoによってm個に分配する(ここでn≧mである
)。係数器6は、入力されたm個のデータに対しておの
おののデータのアナログ増幅回路2による増幅率がGa
1、Ga2・・・・・・、Gaiである時、係数Gk+
、Gk2・・・・・・、Gkmを掛けて出力し、出力デ
ータの信号レベルが揃うようにする。
ここで、アナログ増幅回路のある出力iの利得がGai
である時、セレクタによって選択される係(αは実数、
1+ jは整数) と表される。制御回路9は、セレクタ5からのm個の出
力を検出し、セレクタ7の制御信号を発生する。セレク
タ7は、制御回路9の発生する制御信号により係数器6
のm個の出力からある一つの出力を選択し、ディジタル
信号出力端子群8においてサンプリングクロックf。に
よってサンプリング可能なレートで、ディジタル信号出
力端子群8に出力する。
である時、セレクタによって選択される係(αは実数、
1+ jは整数) と表される。制御回路9は、セレクタ5からのm個の出
力を検出し、セレクタ7の制御信号を発生する。セレク
タ7は、制御回路9の発生する制御信号により係数器6
のm個の出力からある一つの出力を選択し、ディジタル
信号出力端子群8においてサンプリングクロックf。に
よってサンプリング可能なレートで、ディジタル信号出
力端子群8に出力する。
以上説明したように本発明は、任意のレベルに増幅した
アナログ信号に対してA/D変換を行い、増幅レベルに
応じた補正をディジタル処理により行うことで、アナロ
グ信号の入力レベルが低い場合には増幅してA/D変換
をおこなった信号を選択し、アナログ信号の入力レベル
が高い場合には、増幅しないでA/D変換を行い、ディ
ジタル処理により補正した信号を選択することができ、
低分解能のA/D変換器を用いて高分解能のA/D変換
回路を構成できる効果がある。
アナログ信号に対してA/D変換を行い、増幅レベルに
応じた補正をディジタル処理により行うことで、アナロ
グ信号の入力レベルが低い場合には増幅してA/D変換
をおこなった信号を選択し、アナログ信号の入力レベル
が高い場合には、増幅しないでA/D変換を行い、ディ
ジタル処理により補正した信号を選択することができ、
低分解能のA/D変換器を用いて高分解能のA/D変換
回路を構成できる効果がある。
第1図は本発明の第1の実施例を示す回路図、第2図は
第1図の動作を説明するA/D変換のフロー図、第3図
は本発明の第2の実施例を示す回路図、である。 1.21.40・・・・・・アナログ信号入力端子、2
.22.23・・・・・・アナログ信号増幅回路、3゜
5.7,24,26.29・・・・・・セレクタ、4,
25・・・・・・A/D変換器、6,27.28・・・
・・・係数器、9.30・・・・・・制御回路、10.
32・・・・・・サンプリングクロック発生回路、8,
31・・・・・・ディジタル信号出力端子群。 代理人 弁理士 内 原 晋 821図
第1図の動作を説明するA/D変換のフロー図、第3図
は本発明の第2の実施例を示す回路図、である。 1.21.40・・・・・・アナログ信号入力端子、2
.22.23・・・・・・アナログ信号増幅回路、3゜
5.7,24,26.29・・・・・・セレクタ、4,
25・・・・・・A/D変換器、6,27.28・・・
・・・係数器、9.30・・・・・・制御回路、10.
32・・・・・・サンプリングクロック発生回路、8,
31・・・・・・ディジタル信号出力端子群。 代理人 弁理士 内 原 晋 821図
Claims (1)
- 【特許請求の範囲】 1、アナログ信号入力端子と、該アナログ信号入力端子
から入力されるアナログ信号を入力とする複数のアナロ
グ信号増幅回路と、これらアナログ信号増幅回路の出力
を入力とする第一のセレクタと、該第一のセレクタの出
力を入力とするアナログ信号−ディジタル信号変換器と
、該アナログ信号−ディジタル信号変換器の出力を入力
とする第二のセレクタと、該第二のセレクタの複数出力
を入力とする複数の係数器および制御回路と、該制御回
路の出力を制御入力とし、前記複数の係数器の複数出力
を入力とする第三のセレクタと、サンプリングクロック
発生回路とを有し、該サンプリング発生回路の発生する
サンプリングクロックを前記第一のセレクタ及び前記ア
ナログ信号−ディジタル信号変換器及び前記第二のセレ
クタに供給することを特徴とする信号処理回路。 2、前記アナログ信号増幅回路群は、おのおのの利得は
Ga_1、Ga_2……Ga_lであるl個の出力を持
ち、前記係数器群はおのおのお利得がGl_2_1、G
a_2、……Gkmであるm個の出力を持ち(ただしl
、mは整数)、前記第一のセレクタにより選択された前
記アナログ信号増幅回路群のある出力の利得がGaiで
あり、前記第三のセクタによって選択された出力信号に
掛かる前記係数器群の係数がGkjである時、前記利得
Gaiと前記係数Gkjが Gkj=α・(1/[Gai])……(1)(ただし、
αは実数、i、jは整数) なる関係を持つことを特徴とする特許請求の範囲第一項
記載の信号処理回路。 3、前記アナログ信号増幅回路群が、l個の出力を持ち
、前記係数器群がm個の出力を持ち、特許請求範囲第一
項記載の信号処理回路がサンプリングクロックf_0で
データを出力し、前記サンプリングクロック発生器がサ
ンプリングクロックf_■を発生する時、該サンプリン
グクロックf_■が f_■=nf_0……(2) (ただしn≧l、n≧m、n、m、lは整数)で示され
ることを特徴とする特許請求の範囲第一項記載の信号処
理回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-98702 | 1988-04-20 | ||
JP9870288 | 1988-04-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0229030A true JPH0229030A (ja) | 1990-01-31 |
Family
ID=14226834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1102129A Pending JPH0229030A (ja) | 1988-04-20 | 1989-04-20 | 信号処理回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4926175A (ja) |
EP (1) | EP0338837B1 (ja) |
JP (1) | JPH0229030A (ja) |
DE (1) | DE68927066T2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0660527A1 (en) * | 1993-12-16 | 1995-06-28 | AT&T Corp. | Data converter with gain scaling including dither |
JP2008076769A (ja) * | 2006-09-21 | 2008-04-03 | Shashin Denki Kogyo Kk | 撮影用照明装置 |
JP2015108787A (ja) * | 2013-12-05 | 2015-06-11 | 勲 齊藤 | 照明装置 |
US9267662B2 (en) | 2011-04-27 | 2016-02-23 | Bron Elektronik Ag | Folding reflector |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3935617A1 (de) * | 1989-10-26 | 1991-05-02 | Bruker Analytische Messtechnik | Infrarot-fouriertransformations-spektrometer |
EP0444234B1 (de) * | 1990-03-02 | 1995-06-07 | Siemens-Elema AB | Verfahren und Einrichtung zur Analog-Digital-Wandlung |
EP0444233B1 (de) * | 1990-03-02 | 1994-11-09 | Siemens-Elema AB | Verfahren und Vorrichtung zur Analog/Digital-Wandlung eines sich zeitlich ändernden analogen Eingangssignals |
US5422643A (en) * | 1993-02-24 | 1995-06-06 | Antel Optronics Inc. | High dynamic range digitizer |
FR2708161B1 (fr) * | 1993-06-28 | 1995-09-29 | Suisse Electronique Microtech | Convertisseur sigma-delta à plusieurs plages. |
FR2717933B1 (fr) * | 1994-03-25 | 1996-07-05 | Suisse Electronique Microtech | Circuit de traitement de signaux comportant un étage d'entrée à gain variable. |
ATE178171T1 (de) * | 1993-06-28 | 1999-04-15 | Suisse Electronique Microtech | Schaltung zur verarbeitung von signalen mit einer eingangsstufe mit veränderbarer verstärkung |
US6288667B1 (en) | 2000-03-13 | 2001-09-11 | Massachusetts Institute Of Technology | Low power analog-to-digital converter |
EP3591360B1 (en) | 2018-07-02 | 2021-03-31 | Sciosense B.V. | Method and circuit for temperature sensing, temperature sensor and electrical appliance |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52122072A (en) * | 1976-03-03 | 1977-10-13 | Us Government | Wide dynamic range wideeband analoggtoodigital converting system |
JPS5346258A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | A/d converter having broad dynamic range |
JPS6163113A (ja) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | Nmrイメ−ジング装置のアナログ−デジタル変換器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3792352A (en) * | 1970-09-10 | 1974-02-12 | Solartron Electronic Group | Analog-to-digital converter utilizing different feedback effects to obtain accuracy and resolution |
JPS5710612B2 (ja) * | 1973-06-21 | 1982-02-27 | ||
US3882488A (en) * | 1973-12-26 | 1975-05-06 | Bendix Corp | Analog to digital converter system including computer controlled feedback means |
US4129864A (en) * | 1976-03-03 | 1978-12-12 | The United States Of America As Represented By The Secretary Of Commerce | High speed, wide dynamic range analog-to-digital conversion |
US4321583A (en) * | 1978-05-31 | 1982-03-23 | British Aerospace Public Company, Limited | Analogue to digital converter channels |
DE2906740A1 (de) * | 1979-02-21 | 1980-08-28 | Siemens Ag | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens |
-
1989
- 1989-04-20 JP JP1102129A patent/JPH0229030A/ja active Pending
- 1989-04-20 EP EP89303954A patent/EP0338837B1/en not_active Expired - Lifetime
- 1989-04-20 DE DE68927066T patent/DE68927066T2/de not_active Expired - Fee Related
- 1989-04-20 US US07/341,563 patent/US4926175A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52122072A (en) * | 1976-03-03 | 1977-10-13 | Us Government | Wide dynamic range wideeband analoggtoodigital converting system |
JPS5346258A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | A/d converter having broad dynamic range |
JPS6163113A (ja) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | Nmrイメ−ジング装置のアナログ−デジタル変換器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0660527A1 (en) * | 1993-12-16 | 1995-06-28 | AT&T Corp. | Data converter with gain scaling including dither |
JP2008076769A (ja) * | 2006-09-21 | 2008-04-03 | Shashin Denki Kogyo Kk | 撮影用照明装置 |
US9267662B2 (en) | 2011-04-27 | 2016-02-23 | Bron Elektronik Ag | Folding reflector |
JP2015108787A (ja) * | 2013-12-05 | 2015-06-11 | 勲 齊藤 | 照明装置 |
Also Published As
Publication number | Publication date |
---|---|
DE68927066D1 (de) | 1996-10-10 |
US4926175A (en) | 1990-05-15 |
DE68927066T2 (de) | 1997-01-16 |
EP0338837B1 (en) | 1996-09-04 |
EP0338837A2 (en) | 1989-10-25 |
EP0338837A3 (en) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0229030A (ja) | 信号処理回路 | |
JP3143765B2 (ja) | アナログ・ディジタル変換器 | |
JPS59148417A (ja) | デイジタル・ダイナミツク・レンジ・コンバ−タ | |
JPH11340831A (ja) | 高精度a/d変換器 | |
US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
US6404892B1 (en) | Reduced complexity audio mixing apparatus | |
JP2000082960A (ja) | ディジタル―アナログ変換器のスプリアスのないダイナミック・レンジを拡大する方法および装置 | |
JPS63238723A (ja) | デイジタル信号処理回路 | |
JPS6157127A (ja) | 信号変換装置 | |
US5659313A (en) | System and method for reducing noise during analog to digital conversion | |
JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
JPH0661858A (ja) | A/d変換器 | |
JP4572103B2 (ja) | 電力増幅器および電力増幅方法 | |
JPS59181719A (ja) | オフセツト補償回路 | |
JPH08107359A (ja) | デジタル信号処理装置 | |
JPS63244934A (ja) | アナログ・デジタル変換装置 | |
JP2638814B2 (ja) | 並列形ad変換器 | |
JP2749255B2 (ja) | 振幅変調方法及び回路 | |
JPH02145021A (ja) | デジタル映像信号処理回路 | |
JPH02244202A (ja) | 調節装置 | |
JPH06112828A (ja) | アナログ・ディジタル変換回路 | |
JPS6352488B2 (ja) | ||
JPH01241223A (ja) | アナログディジタル変換装置 | |
JPH03145215A (ja) | ディジタル・アナログ変換装置 | |
JP2576687B2 (ja) | 振幅変調送信機 |