JPH02284502A - 半導体装置用内部整合回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロ波帯の半導体装置内部に組み込まれる
内部整合回路基板に利用され、特に、半導体装置の位相
回転のばらつきを内部整合回路基板上のストリップライ
ン長を変化させることにより吸収する手段を有する半導
体装置用内部整合回路基板に関する。

〔概要〕

本発明は、セラミック基板上に形成されたストリップラ
インを備えた半導体装置用内部整合回路基板において、 前記ストリップラインを一部分で切断し、この切断され
たストリップラインを、接続される半導体装置の位相回
転のばらつきに応じて、前記セラミック基板上に形成さ
れた１個以上の角パターンを介してボンディング線によ
り接続できるように構成されたストリップライン長調整
部を備えることにより、 半導体装置の位相回転のばらつきによる総合出力電力の
損失をなくしたものである。

〔従来の技術〕

従来、この種の半導体装置用内部整合回路基板上にある
ストリップラインのライン長は固定されていて、半導体
装置内に組み込まれる半導体チップおよび内部整合回路
基板自身の位相回転のばらつきは改善されることなく、
そのま半導体装置の位相回転ばらつきとして現れていた
。

〔発明が解決しようとする問題点〕

前述した従来の半導体装置用内部整合回路基板が組み込
まれた半導体装置、例えばマイクロ波帯用のトランジス
タやＦＥＴを並列接続して使用する場合、各半導体装置
間の位相回転のばらつきによって、そのまま接続した場
合総合出力電力の損失が大きくなるため、各半導体装置
の入力側または出力側に位相回転を調整する回路を置か
なければならない欠点があった。

本発明の目的は、前記の欠点を除去することにより、位
相回転を調整する回路を必要とせずに、各半導体装置間
の位相回転のばらつきによる総合出力電力の損失を防止
できる半導体装置用内部整合回路基板を提供することに
ある。

〔問題点を解決するための手段〕

本発明は、セラミック基板上に形成されたストリップラ
インと、このストリップラインの周囲に形成され接続さ
れる半導体装置のインピーダンス整合をとる複数の角パ
ターンを含むインピーダンス整合回路とを備えた半導体
装置用内部整合回路基板において、前記ス）　ＩＪツブ
ラインの一部が切断され、この切断されたストリップラ
インを前記半導体装置の位相回転のばらつきに応じて前
記セラミック基板上に形成された１個以上の角パターン
を介してボンディング線により接続できる構成としたス
トリップライン長調整部を備えたことを特徴とする。

〔作用〕

ストリップライン長調整部は、接続される半導体装置の
位相回転のばらつきに応じて、ストリップラインの実効
長を変化させ、そこでの位相回転量を調整し、半導体装
置およびインピーダンス整合回路における位相回転量の
ばらつきを吸収する。

従って、従来のように特別に位相回転を調整する回路を
必要とせずに、簡単に半導体装置の位相回転のばらつき
による総合出力電力の損失を防止することが可能となる
。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す平面図で、半導体チッ
プの出力側に置いた場合である。

本実施例は、セラミック基板上に形成されたストリップ
ライン２と、このストリップライン２の周囲に形成され
、ボンディング線４により接続される半導体装置として
のＧａＡｓＦＢＴからなる半導体チップｌのインピーダ
ンス整合をとる複数の角パターン３を含むインピーダン
ス整合回路６とを備えた半導体装置用内部整合回路基板
８において、ストリップライン２の一部が切断され、こ
の切断されたストリップライン２を半導体チップ１の位
相回転のばらつきに応じて前記セラミック基板上に形成
された１個以上の角パターン３を介してボンディング線
４により接続できる構成とした、本発明の特徴とすると
ころのストリップライン長調整部７を備えている。また
内部整合回路基板８はボンディング線４により出力端子
５に接続される。

次に、第２図（ａ）および（ｂ）により本実施例におけ
るストリップライン長調整動作について説明する。

第２図（ａ）および（５）は、ストリップライン長調整
部７の調整例を示したもので、第２図（ａ）および（ｂ
）ともに、ストリップライン２はボンディング線４と角
パターン３とによって接続されている。ストリップライ
ン端子９からストリップライン端子１０までを注目した
場合、各ストリップライン端子９右よび１０を中断する
角パターン３の個数は、第２図（ａ）の場合は２個であ
り、対して第２図ら）の場合には８個となっていて、ス
トリップライン端子９からストリップライン端子１０ま
での伝送路の長さは、第２図（ａ）に対して、約４倍と
なる。このときの各ストリップライン端子９および１０
間の位相回転は、マイクロ波信号の波長をλとすると、
位相回転角（度） 端子９から端子１０までのライン長（ｍｍ）λ（ｍｍ） で示されるから、第２図（ａ）に対して、第２図（５）
の位相回転角は約４倍となる。

このように、分断されたストリップライン２の２端子間
のライン長を調整することによって、端子間の位相回転
量を制御することができる。

従って、第１図において、半導体チップ１とインピーダ
ンス整合回路６での位相回転角をφ１とし、ストリップ
ライン長調整部７による位相回転角をφ２とすると、ス
トリップライン端子１０での位相回転角φは、 φ二φ１＋φ２ となって、φ、が任意の値をもつとき、φ２を制御する
ことによりφを一定に保つことが可能となる。

〔発明の効果〕

以上説明したように、本発明は、任意の位相回転角でば
らつきなく一定の位相回転角をもっ半導体装置を供給可
能となる。特に、複数の半導体装置、例えばトランジス
タやＦＥＴを並列に接続して使用する場合、各半導体装
置間の位相回転角のばらつきがないため、損失なく合成
することができ、従来のように、各半導体装置外部に位
相調整用の回路を接続する必要がなくなる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す平面図。 第２図（ａ）および（ｂ）はそのストリップライン長調
整部の調整例を示す平面図。 ■・・・半導体チップ、２・・・ストリップライン、３
・・・角パターン、４・・・ボンディング線、５・・・
出力端子、６・・・インピーダンス整合回路、７・・・
ストリップライン長調整部、訃・・内部整合回路基板、
９．１０・・・ストリップライン端子。

Claims (1)

【特許請求の範囲】
1. １．セラミック基板上に形成されたストリップラインと
   、このストリップラインの周囲に形成され接続される半
   導体装置のインピーダンス整合をとる複数の角パターン
   を含むインピーダンス整合回路とを備えた半導体装置用
   内部整合回路基板において、 前記ストリップラインの一部が切断され、この切断され
   たストリップラインを前記半導体装置の位相回転のばら
   つきに応じて前記セラミック基板上に形成された１個以
   上の角パターンを介してボンディング線により接続でき
   る構成としたストリップライン長調整部を備えた ことを特徴とする半導体装置用内部整合回路基板。