JP2953942B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2953942B2
JP2953942B2 JP2297894A JP2297894A JP2953942B2 JP 2953942 B2 JP2953942 B2 JP 2953942B2 JP 2297894 A JP2297894 A JP 2297894A JP 2297894 A JP2297894 A JP 2297894A JP 2953942 B2 JP2953942 B2 JP 2953942B2
Authority
JP
Japan
Prior art keywords
semiconductor device
external lead
circuit
marks
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2297894A
Other languages
English (en)
Other versions
JPH07235682A (ja
Inventor
宏治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP2297894A priority Critical patent/JP2953942B2/ja
Priority to US08/392,035 priority patent/US5525841A/en
Publication of JPH07235682A publication Critical patent/JPH07235682A/ja
Application granted granted Critical
Publication of JP2953942B2 publication Critical patent/JP2953942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
内部整合回路を有する高周波電力用のＧａＡｓショット
キバリア電界効果トランジスタ（以下ＰＧａＡｓＦＥ
Ｔ）に関する。
【０００２】
【従来の技術】この種のＰＧａＡｓＦＥＴは例えば特開
平２−２６８００４号公報（文献１）に記載されている
ように、複数のＧａＡｓＦＥＴチップをパッケージ内で
合成するとともに、入出力インピーダンスを５０Ωに整
合させるための内部整合回路を有している。上記内部整
合回路は、個々のチップに対するインピーダンス整合用
のチップコンデンサとボンディングワイヤのインダンク
タンスとから成る集中定数型整合回路と、アルミナ基板
上に形成された複数のチップの電力合成／分配用の分布
定数型整合回路とから構成される。上記分布定数型整合
回路は所定の接続部で入出力用の外部リードとボンデン
ィングワイヤにより接続される。
【０００３】従来上記接続部には上記外部リードとの位
置合せすなわち整列（ａｌｉｇｎｍｅｎｔ）用に張出し
たタブ状パターンの上記ボンデンィングワイヤの接着部
であるボンディングタブを設けていた。
【０００４】従来の半導体装置を平面図およびＡ−Ａ断
面図でそれぞれ示す図３（Ａ），（Ｂ）を参照すると、
この従来の半導体装置は、この半導体装置全体を格納す
るパッケージ１と、入出力用の電力の合成分配回路３が
形成されたアルミナの基板２と、集中定数回路用のチッ
プコンデンサ４と、複数のＧａＡｓＦＥＴチップ５と、
外部リード６と、外部リード６と合成分配回路３との電
気的接続用の複数のボンディングワイヤ７とを備える。
【０００５】基板２および外部リード６との接続部を詳
細に示す部分破断平面図である図４を参照すると、基板
２に形成された合成分配回路３の合成・分配対象の２つ
の伝送路に対し高周波的に平衡している分岐点３１と正
確に整列して外部リード６をボンディングワイヤ７によ
り接続するためのボンディングタブ８を有する。
【０００６】ボンディングタブ８の寸法は通常外部リー
ド６と同一幅で合成分配回路３の分岐点３１対応の外縁
部からの突出長さは０．３〜０．５ｍｍ程度である。
【０００７】この従来の半導体装置の組立時には、ま
ず、外部リード６とボンディングタブ８との整列を行
い、パッケージ１に格納する。次に、外部リード６とボ
ンディングタブ８とをボンディングワイヤ７により接続
する。これにより、外部リード６と合成分配回路３とは
正確に整列された状態で組立てられる。
【０００８】ここで、ボンディングタブ８の作用につい
て説明すると、このボンディングタブ８がない場合には
合成分配回路３には分岐点３１対応の何等の目印もない
ので、組立時における外部リード６と合成分配回路３と
の分岐方向（図４のＹ方向）の整列が困難である。上記
整列が不完全であると、合成分配回路３の実際の分岐点
が本来の高周波的な分岐点３１に対し不平衡となり伝送
電力の合成・分配が正確に行われず、利得や出力電力特
性が低下する。したがって、ボンディングタブ８を設け
ることにより、分岐点３１と上記実際の分岐点とが上記
分岐方向に容易に整列することができるので、上記不平
衡に伴なう製品不良の要因が除去できる。
【０００９】しかし、ボンディングタブ８は合成分配回
路３の伝送路から上述のように突出しているので、分岐
点３１から外部リード６の方向（図４のＸ方向）に対し
てはこの突出長の分だけ上記伝送路が延長されることに
なる。一般にこの種のＰＧａＡｓＦＥＴでは外部リード
６の外部で５０Ωの伝送線路と整合するよう設計されて
いるので、分岐点３１の設計周波数での分岐点インピー
ダンスはボンディングワイヤ７のインダクタンスや外部
リード６が貫通するパッケージ１と基板２の各々の誘電
率の相違を考慮して外部の接続対象の伝送路のインピー
ダンス５０Ωとは異なっている。したがって、ボンディ
ングタブ８上の接続点では上記伝送路の延長分に対応す
る位相回転が生じ、上記分岐点インピーダンスが設計値
からずれてしまう。
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
装置は、合成分配回路に外部リードとの整列および接続
用に設けたボンディングタブの長さに相当する伝送路の
延長分対応の位相回転により、分岐点のインピーダンス
が設計値からずれてしまい、出力電力特性・利得特性の
劣化に伴なう製品不良が生じ、製品の歩留りが低下する
という欠点があった。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
複数のＧａＡｓショットキバリア電界効果トランジスタ
のチップの入出力対応の電力合成および分配をするとと
もに入出力インピーダンスを予め定めた値に整合させる
ための誘電体基板上に形成された前記電力合成および分
配用のマイクロストリップライン素子から成る合成分配
回路を含む内部整合回路を有し、前記合成分配回路の予
め定めた高周波的分岐点を含む接続領域と外部リードと
をボンデンィング線で接続する半導体装置において、前
記合成分配回路が、前記外部リードに対する整列用に前
記接続領域の前記外部リードに相対する予め定めた外縁
部に予め定めた間隔で設けた少なくとも２つの目印を備
えることを特徴とする。
【００１２】
【実施例】次に、本発明の実施例を図４と共通の構成要
素を共通の参照文字／数字を付して同様に部分破断平面
図で示す図１を参照すると、この図に示す本実施例の半
導体装置は、従来の合成分配回路３の代りに分岐点３１
とＹ軸方向に線対称に外部リード６の幅とほぼ等しい間
隔で配置した整列用の２つのスリット３３Ａ，３３Ｂを
備える合成分配回路３Ａを備える。
【００１３】ボンディングワイヤ７が、従来のボンディ
ングタブ８の代りに、分岐点３１を通る合成分配回路３
Ａ上の分岐点３１を含むボンディング領域３２（点線で
示す）に直接接続される。
【００１４】次に、図１を参照して本実施例の動作につ
いて説明すると、まず、本実施例の半導体装置の組立時
には、外部リード６の両側の縁の各々と対応するスリッ
ト３３Ａ，３３Ｂの各々とを整列させて基板２をパッケ
ージ１の所定位置にマウントする。次に、外部リード６
とボンディング領域３２とをボンディングワイヤ７によ
り接続する。これにより、外部リード６と合成分配回路
３Ａとは正確に整列された状態で組立てられる。スリッ
ト３３Ａ，３３Ｂの寸法は、合成分配回路３Ａの伝送特
性に影響を与えないようできるだけ小さいことが望まし
く、本実施例では合成分配回路３Ａのパターンニングの
ほぼ最小寸法相当の５０μｍ角としている。
【００１５】これにより、利得・出力電力特性の低下要
因である外部リード６と合成分配回路３Ａとの整列不完
全ととともに、従来のボンディングタブ８のような伝送
路の延長による位相回転の要因が除去されるのでインピ
ーダンスの設計値からのずれによる利得・出力電力特性
の低下がなくなり、製品の歩留りが向上する。
【００１６】本実施例（実線）および従来の技術（点
線）の半導体回路の定在波比（ＶＳＷＲ）特性，伝送損
失特性の計算値による比較の一例をそれぞれ示す図２
（Ａ），（Ｂ）を参照すると、ＶＳＷＲについては従来
のものが設計周波数７．１ＧＨｚに対して１．１５であ
るのに対して本実施例の半導体装置の方が１．０５であ
り伝送損失に換算すると０．３ｄＢの改善効果を有する
とともに、伝送損失については従来のものが設計周波数
７．１ＧＨｚに対して中心周波数が０．３ＧＨｚ低下す
るのに比較し本実施例の半導体装置はこのずれが解消さ
れていることが示される。
【００１７】また、従来の技術におけるボンディングタ
ブが不要であるので、基板のこの突出長さ０．３〜０．
５ｍｍ分の縮小ができ、内部整合回路の小型化および約
１０％のコスト低下が可能となる。
【００１８】以上、本発明の実施例を説明したが、本発
明は上述の実施例に限られることがなく種々の変形が可
能である。
【００１９】例えば、整列用の目印として２つのスリッ
トの代りに２つの突起を設けることも、本発明の趣旨を
逸脱しない限り適用できることは勿論である。
【００２０】
【発明の効果】以上説明したように、本発明の半導体装
置は、分配合成回路が、外部リードに対する整列用に接
続領域の外部リードに相対する予め定めた外縁部に予め
定めた間隔で設けた少なくとも２つの目印を備えること
により、伝送路の延長による位相回転の要因が除去され
るのでインピーダンスの設計値からのずれによる利得・
出力電力特性の低下がなくなり、製品の歩留りが向上す
るという効果がある。
【００２１】また、ボンディングタブが不要であるの
で、この突出長分のアルミナ基板の縮小により内部整合
回路の小型化およびコスト低下が可能となるという効果
がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す部分破断
平面図である。
【図２】本実施例および従来の半導体装置の特性の一例
の比較を示す特性図である。
【図３】一般的なパワーＧａＡｓＦＥＴの構成を示す平
面図および断面図である。
【図４】従来の半導体装置の一例を示す部分破断平面図
である。
【符号の説明】
１ パッケージ ２ 基板 ３，３Ａ 合成分配回路 ４ チップコンデンサ ５ ＦＥＴチップ ６ 外部リード ７ ボンディングワイヤ ８ ボンディングタブ ３１ 分岐点 ３２ ボンディング領域 ３３Ａ，３３Ｂ スリット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/60 301

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のＧａＡｓショットキバリア電界効果
    トランジスタのチップの入出力対応の電力合成および分
    配をするとともに入出力インピーダンスを予め定めた値
    に整合させるための誘電体基板上に形成された前記電力
    合成および分配用のマイクロストリップライン素子から
    成る合成分配回路を含む内部整合回路を有し、前記合成
    分配回路の予め定めた高周波的分岐点を含む接続領域と
    外部リードとをボンデンィング線で接続する半導体装置
    において、前記合成分配回路が、前記外部リードに対す
    る整列用に前記接続領域の前記外部リードに相対する予
    め定めた外縁部に予め定めた間隔で設けた少なくとも２
    つの目印を備えることを特徴とする半導体装置。
  2. 【請求項２】前記目印が、前記外縁部に前記外部リード
    の幅と同一間隔で設けた２つのスリットであることを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】前記目印が、前記外縁部に前記外部リード
    の幅と同一間隔で設けた２つの突起であることを特徴と
    する請求項１記載の半導体装置。
JP2297894A 1994-02-22 1994-02-22 半導体装置 Expired - Fee Related JP2953942B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2297894A JP2953942B2 (ja) 1994-02-22 1994-02-22 半導体装置
US08/392,035 US5525841A (en) 1994-02-22 1995-02-22 Power gaAs fet having internal matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2297894A JP2953942B2 (ja) 1994-02-22 1994-02-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH07235682A JPH07235682A (ja) 1995-09-05
JP2953942B2 true JP2953942B2 (ja) 1999-09-27

Family

ID=12097654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2297894A Expired - Fee Related JP2953942B2 (ja) 1994-02-22 1994-02-22 半導体装置

Country Status (2)

Country Link
US (1) US5525841A (ja)
JP (1) JP2953942B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842360B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置およびその製造方法
JP4330919B2 (ja) * 1997-03-14 2009-09-16 株式会社東芝 マイクロ波集積回路素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218747A (ja) * 1985-07-17 1987-01-27 Mitsubishi Electric Corp マイクロ波半導体装置
JPH01278735A (ja) * 1988-04-30 1989-11-09 Matsushita Electron Corp 半導体装置
JP2621420B2 (ja) * 1988-09-28 1997-06-18 日本電気株式会社 半導体装置のボンディングパッド
JP2658376B2 (ja) * 1989-04-10 1997-09-30 日本電気株式会社 半導体装置
JPH04129259A (ja) * 1990-09-19 1992-04-30 Matsushita Electric Ind Co Ltd 電子部品

Also Published As

Publication number Publication date
JPH07235682A (ja) 1995-09-05
US5525841A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
JP3487639B2 (ja) 半導体装置
JP3036233B2 (ja) 半導体装置およびその製造方法
US5760650A (en) Coplanar waveguide amplifier
US5021866A (en) Semiconductor integrated circuit apparatus
US9607953B1 (en) Semiconductor package with isolation wall
US6281756B1 (en) Transistor with internal matching circuit
US6023080A (en) Input/output connection structure of a semiconductor device
JPH11298295A (ja) 不平衡−平衡変換器及びバランス形ミクサ
WO2000075990A1 (en) High impedance matched rf power transistor
JP2953942B2 (ja) 半導体装置
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
JPH06349676A (ja) マイクロチップコンデンサ
JP2001230640A (ja) 半導体装置
US6768153B2 (en) Semiconductor device
US4786881A (en) Amplifier with integrated feedback network
JPH054281Y2 (ja)
JP2570638B2 (ja) 半導体用パッケージ
JP2018107387A (ja) 半導体装置
JPH07226489A (ja) マイクロ波半導体装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JP2658376B2 (ja) 半導体装置
JPS63133701A (ja) マイクロ波半導体装置
JPH0145154Y2 (ja)
JPS5924162Y2 (ja) 電源供給構造の改良されたマイクロ波集積回路
JPH01141402A (ja) マイクロ波集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees