JPH02280622A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH02280622A JPH02280622A JP6088490A JP6088490A JPH02280622A JP H02280622 A JPH02280622 A JP H02280622A JP 6088490 A JP6088490 A JP 6088490A JP 6088490 A JP6088490 A JP 6088490A JP H02280622 A JPH02280622 A JP H02280622A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- conductor
- npn transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電気導体への一時的な負の高電圧を制限す
るためのモノリシック集積可能なトランジスタ回路に関
するものである。
るためのモノリシック集積可能なトランジスタ回路に関
するものである。
ドイツ連邦共和国特許出願公開第２６５４４１９号明細
書から、電気導体への電圧制限のための回路装置であっ
て、半導体装置の制＜’Ｈ可能なパス、特にトランジス
タのコレクターエミッタ間バスが保護すべき導体と基準
電位との間に配置されている回路装置は公知である。半
導体装置の制御入力端からダイオード連鎖がそれぞれ阻
止方向に保護すべき導体へ、または基準電位へ接続され
ている。保護すべき導体への正の高電圧から保護するた
めには、相応のダイオード連鎖が導通方向に保護すべき
導体から半導体装置の制御入力端へ接続されており、そ
の際にダイオードの数が最大許容可徒な電圧を決定する
。しかし、集積された回路ではこのようなダイオード連
鎖は、占有面積が大きくなるので、できるかぎり無くす
べきである。さらに、電圧制限を開始すべき電圧値が不
正確にしか設定され得す、またこのような回路が保護す
べき導体に負荷するインピーダンスが比較的大きいばら
つきを有し、また処理可能な信号周波数を少なからず制
限する。
書から、電気導体への電圧制限のための回路装置であっ
て、半導体装置の制＜’Ｈ可能なパス、特にトランジス
タのコレクターエミッタ間バスが保護すべき導体と基準
電位との間に配置されている回路装置は公知である。半
導体装置の制御入力端からダイオード連鎖がそれぞれ阻
止方向に保護すべき導体へ、または基準電位へ接続され
ている。保護すべき導体への正の高電圧から保護するた
めには、相応のダイオード連鎖が導通方向に保護すべき
導体から半導体装置の制御入力端へ接続されており、そ
の際にダイオードの数が最大許容可徒な電圧を決定する
。しかし、集積された回路ではこのようなダイオード連
鎖は、占有面積が大きくなるので、できるかぎり無くす
べきである。さらに、電圧制限を開始すべき電圧値が不
正確にしか設定され得す、またこのような回路が保護す
べき導体に負荷するインピーダンスが比較的大きいばら
つきを有し、また処理可能な信号周波数を少なからず制
限する。
ドイツ連邦共和国特許出願公開第３１２５１９８号明細
書、特にその第３回から、電気導体を一時的な正の高電
圧から保護するためのトランジスタ回路装置であって、
ＰＮＰトランジスタのエミッタが保護すべき導体に接続
されており、このＰＮＰ トランジスタのコレクタが基
準電位に接続されており、またこのＰＮＰ トランジス
タのベースが導通方向のダイオードを介して基準電位に
接続されており、また基準電圧を与えられている回路装
置が知られている。ドイツ連邦共和国特許出願公開第３
１２５１９８号明細書の第２図には、正の供給電位に接
続されておりまたこうして一時的な負の高電圧に対して
保護するＮＰＮ トランジスタを有する同一の回路装置
が示されている。保護すべき導体がたとえばデータシス
テムのバスまたはボートに、またはアンテナ出力端に接
続されているならば、トランジスタ保護回路を含んでい
る保護すべき半導体回路が作動していないとしても、導
体に信号電圧およびＥＳＤパルスが生じ得る。しかしこ
の場合、ドイツ連邦共和国特許出願公開第３１２５１９
８号明細書から公知のこのようなトランジスタ保護回路
は同じく作動していない、なぜならば基準電位が存在し
ていないからである。
書、特にその第３回から、電気導体を一時的な正の高電
圧から保護するためのトランジスタ回路装置であって、
ＰＮＰトランジスタのエミッタが保護すべき導体に接続
されており、このＰＮＰ トランジスタのコレクタが基
準電位に接続されており、またこのＰＮＰ トランジス
タのベースが導通方向のダイオードを介して基準電位に
接続されており、また基準電圧を与えられている回路装
置が知られている。ドイツ連邦共和国特許出願公開第３
１２５１９８号明細書の第２図には、正の供給電位に接
続されておりまたこうして一時的な負の高電圧に対して
保護するＮＰＮ トランジスタを有する同一の回路装置
が示されている。保護すべき導体がたとえばデータシス
テムのバスまたはボートに、またはアンテナ出力端に接
続されているならば、トランジスタ保護回路を含んでい
る保護すべき半導体回路が作動していないとしても、導
体に信号電圧およびＥＳＤパルスが生じ得る。しかしこ
の場合、ドイツ連邦共和国特許出願公開第３１２５１９
８号明細書から公知のこのようなトランジスタ保護回路
は同じく作動していない、なぜならば基準電位が存在し
ていないからである。
電気導体を一時的な正の高電圧から保護するためにサブ
ストレートダイオードを組み入れることは知られている
。相応の電流を導き出し得ると共にわずかな存効抵抗を
有するサブストレートダイオードが、保護すべき導体に
通常１ｐＦよりも大きいキャパシタンスを負荷する。−
層良好な高周波特性は、ドイツ連邦共和国特許出願公開
第３３０１８００号明細書から公知の負の高電圧からの
保護回路が有する。このような保護回路は２つの互いに
相補性のトランジスタから成っており、それらのベース
電極は互いに接続されており、その際にＮＰＮトランジ
スタのエミッタは保護すべき回路の信号入力端と接続さ
れており、またそのコレクタは正の供給電位の端子に接
続されており、その際にＰＮＰトランジスタのコレクタ
は一括接続されており、また固定電位に接続されている
。このような回路は保護すべき導体に約１ｐＦの追加的
なキャパシタンスを負荷する。しかし、もし保護すべき
導体に非常に高い周波数の信号が伝達されるべきであれ
ば、１ｐＦの追加的な容量性負荷は耐えられない。
ストレートダイオードを組み入れることは知られている
。相応の電流を導き出し得ると共にわずかな存効抵抗を
有するサブストレートダイオードが、保護すべき導体に
通常１ｐＦよりも大きいキャパシタンスを負荷する。−
層良好な高周波特性は、ドイツ連邦共和国特許出願公開
第３３０１８００号明細書から公知の負の高電圧からの
保護回路が有する。このような保護回路は２つの互いに
相補性のトランジスタから成っており、それらのベース
電極は互いに接続されており、その際にＮＰＮトランジ
スタのエミッタは保護すべき回路の信号入力端と接続さ
れており、またそのコレクタは正の供給電位の端子に接
続されており、その際にＰＮＰトランジスタのコレクタ
は一括接続されており、また固定電位に接続されている
。このような回路は保護すべき導体に約１ｐＦの追加的
なキャパシタンスを負荷する。しかし、もし保護すべき
導体に非常に高い周波数の信号が伝達されるべきであれ
ば、１ｐＦの追加的な容量性負荷は耐えられない。
本発明の課題は、電気導体への一時的な負の高電圧を制
限するためのモノリシック集積可能なトランジスタ回路
であって、この保護すべき導体に非常にわずかな容量性
負荷しか負荷せず、従ってこの導体への非常に高い周波
数の信号の伝達が可能であるトランジスタ回路を提供す
ることである。
限するためのモノリシック集積可能なトランジスタ回路
であって、この保護すべき導体に非常にわずかな容量性
負荷しか負荷せず、従ってこの導体への非常に高い周波
数の信号の伝達が可能であるトランジスタ回路を提供す
ることである。
（課題を解決するための手段）
この課題は、本発明によれば、ＮＰＮトランジスタのエ
ミッタ端子が電気導体と接続されており、このＮＰＮ
トランジスタのコレクタ端子が供給電位に接続されてお
り、またこのＮＰＮ トランジスタが基準電位（接地）
にくらべて負の予め定められた電位しきい値の超過の際
にのみ導通しているトランジスタ回路において、ＮＰＮ
トランジスタのベース端子がダイオードの負極端子と接
続されており、このダイオードの正極端子が基準電位（
接地）に接続されており、またダイオードがサブストレ
ートダイオードにより実現されているトランジスタ回路
により解決される。
ミッタ端子が電気導体と接続されており、このＮＰＮ
トランジスタのコレクタ端子が供給電位に接続されてお
り、またこのＮＰＮ トランジスタが基準電位（接地）
にくらべて負の予め定められた電位しきい値の超過の際
にのみ導通しているトランジスタ回路において、ＮＰＮ
トランジスタのベース端子がダイオードの負極端子と接
続されており、このダイオードの正極端子が基準電位（
接地）に接続されており、またダイオードがサブストレ
ートダイオードにより実現されているトランジスタ回路
により解決される。
以下、図面に示されている実施例により本発明によるモ
ノリシック集積可能なトランジスタ回路の構成および作
用を一層詳細に説明する。
ノリシック集積可能なトランジスタ回路の構成および作
用を一層詳細に説明する。
図面には、本発明によるトランジスタ回路の回路図とし
て、ＮＰＮ トランジスタＴＩのエミッタと接続されて
いる保護すべき導体が示されている。
て、ＮＰＮ トランジスタＴＩのエミッタと接続されて
いる保護すべき導体が示されている。
ＮＰＮ トランジスタＴｌのコレクタは正の供給電位Ｕ
ｌに接続されており、ＮＰＮトランジスタＴｌのベース
端子はサブストレートダイオードＤｓの負極端子と接続
されており、またこのサブストレートダイオードＤｓの
正極端子は基準電位（接地）に接続されている。ここで
注意すべきことは、サブストレートダイオードはできる
かぎり小さいエピタキシアル凹部により実現されている
ことである。
ｌに接続されており、ＮＰＮトランジスタＴｌのベース
端子はサブストレートダイオードＤｓの負極端子と接続
されており、またこのサブストレートダイオードＤｓの
正極端子は基準電位（接地）に接続されている。ここで
注意すべきことは、サブストレートダイオードはできる
かぎり小さいエピタキシアル凹部により実現されている
ことである。
このようなサブストレートダイオードは通常、絶縁枠に
より囲まれているｐドープされたサブストレートの上の
ｎドープされたエピタキシアル四部から成っており、そ
の際に凹部と同一の伝導形式の高濃度にドープされた範
囲が導体と四部との間に設けられている。この高濃度に
ドープされた範囲は比較的わずかな入り込み深さであっ
てよいが、サブストレートの中まで達していてもよい。
より囲まれているｐドープされたサブストレートの上の
ｎドープされたエピタキシアル四部から成っており、そ
の際に凹部と同一の伝導形式の高濃度にドープされた範
囲が導体と四部との間に設けられている。この高濃度に
ドープされた範囲は比較的わずかな入り込み深さであっ
てよいが、サブストレートの中まで達していてもよい。
相応に小さい寸法を有するサブストレートダイオードの
使用により、平均的なバイポーラテクノロジーで０．１
Ｐ Ｆよりも小さい追加的キャパシタンスを保護すべ
き導体に負荷する本発明によるトランジスタ保護回路が
得られる。
使用により、平均的なバイポーラテクノロジーで０．１
Ｐ Ｆよりも小さい追加的キャパシタンスを保護すべ
き導体に負荷する本発明によるトランジスタ保護回路が
得られる。
本発明による回路では導体Ｌｌは追加的に、ＮＰＮトラ
ンジスタＴｌのベース−エミッタダイオードの阻止層キ
ャパシタンスとサブストレートダイオードＤｓの阻止層
キャパシタンスとから成るキャパシタンスを負荷される
。すなわちサブストレートダイオードＤｓのキャパシタ
ンスが電気導体Ｌ１の追加的容量性負荷を決定する。サ
ブストレートダイオードＤｓの代わりに、ドイツ連邦共
和国特許出願公開第３３０１８００号明細書に記載され
ているように、トランジスタが設けられるならば、その
キャパシタンスはエピタキシアル凹部のがなり大きい面
積に基づいてかなり大きい。
ンジスタＴｌのベース−エミッタダイオードの阻止層キ
ャパシタンスとサブストレートダイオードＤｓの阻止層
キャパシタンスとから成るキャパシタンスを負荷される
。すなわちサブストレートダイオードＤｓのキャパシタ
ンスが電気導体Ｌ１の追加的容量性負荷を決定する。サ
ブストレートダイオードＤｓの代わりに、ドイツ連邦共
和国特許出願公開第３３０１８００号明細書に記載され
ているように、トランジスタが設けられるならば、その
キャパシタンスはエピタキシアル凹部のがなり大きい面
積に基づいてかなり大きい。
本発明による回路内のサブストレートダイオードＤｓの
エピタキシアル凹部はＮＰＮ トランジスタＴｌのベー
スｔｉのみに通じ、従ってこのサブストレートダイオー
ドの有効抵抗は臨界的でない。
エピタキシアル凹部はＮＰＮ トランジスタＴｌのベー
スｔｉのみに通じ、従ってこのサブストレートダイオー
ドの有効抵抗は臨界的でない。
図面は本発明によるトランジスタ回路の回路図である。
Ｄｓ・・・サブストレートダイオード
Ｌ１・・・保護すべき電気導体
ＴＩ・・・ＮＰＮ トランジスタ
Ｕｌ・・・正供給電位
′Ａ１１Ｆ１）代芦八外−十π村
Claims (1)
- １）電気導体（Ｌ１）への一時的な負の高電圧を制限す
るためのモノリシック集積可能なトランジスタ回路であ
って、ＮＰＮトランジスタ（Ｔ１）のエミッタ端子が電
気導体（Ｌ１）と接続されており、このＮＰＮトランジ
スタ（Ｔ１）のコレクタ端子が供給電位（Ｕ１）に接続
されており、またこのＮＰＮトランジスタ（Ｔ１）が基
準電位（接地）にくらべて負の予め定められた電位しき
い値の超過の際にのみ導通しているトランジスタ回路に
おいて、ＮＰＮトランジスタ（Ｔ１）のベース端子がダ
イオード（Ｄｓ）の負極端子と接続されており、このダ
イオード（Ｄｓ）の正極端子が基準電位（接地）に接続
されており、またダイオード（Ｄｓ）がサブストレート
ダイオードにより実現されていることを特徴とするトラ
ンジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89104712.8 | 1989-03-16 | ||
| EP89104712 | 1989-03-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280622A true JPH02280622A (ja) | 1990-11-16 |
Family
ID=8201094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088490A Pending JPH02280622A (ja) | 1989-03-16 | 1990-03-12 | トランジスタ回路 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0387798B1 (ja) |
| JP (1) | JPH02280622A (ja) |
| DE (1) | DE59002872D1 (ja) |
| ES (1) | ES2044281T3 (ja) |
| FI (1) | FI901305A0 (ja) |
| PT (1) | PT93453A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903828A1 (en) * | 1997-09-23 | 1999-03-24 | STMicroelectronics S.r.l. | Improved device for the protection of an integrated circuit against electrostatic discharges |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2654419C2 (de) * | 1976-12-01 | 1983-06-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Spannungsbegrenzung |
| US4302792A (en) * | 1980-06-26 | 1981-11-24 | Rca Corporation | Transistor protection circuit |
| DE3301800A1 (de) * | 1983-01-20 | 1984-08-23 | Siemens AG, 1000 Berlin und 8000 München | Integrierbare schutzschaltung |
-
1990
- 1990-03-12 JP JP6088490A patent/JPH02280622A/ja active Pending
- 1990-03-13 EP EP90104734A patent/EP0387798B1/de not_active Expired - Lifetime
- 1990-03-13 DE DE90104734T patent/DE59002872D1/de not_active Expired - Fee Related
- 1990-03-13 ES ES90104734T patent/ES2044281T3/es not_active Expired - Lifetime
- 1990-03-15 FI FI901305A patent/FI901305A0/fi not_active Application Discontinuation
- 1990-03-15 PT PT9345390A patent/PT93453A/pt not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2044281T3 (es) | 1994-01-01 |
| EP0387798B1 (de) | 1993-09-29 |
| EP0387798A1 (de) | 1990-09-19 |
| FI901305A0 (fi) | 1990-03-15 |
| PT93453A (pt) | 1990-11-07 |
| DE59002872D1 (de) | 1993-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| US4400711A (en) | Integrated circuit protection device | |
| US7019338B1 (en) | Subscriber interface protection circuit | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| US5041889A (en) | Monolithically integratable transistor circuit for limiting transient positive high voltages, such as ESD pulses caused by electrostatic discharges on electric conductors | |
| US7030447B2 (en) | Low voltage transient voltage suppressor | |
| CA1164961A (en) | Transistor protection circuit | |
| US5563525A (en) | ESD protection device with FET circuit | |
| JPH02280622A (ja) | トランジスタ回路 | |
| US5936284A (en) | Electrostatic discharge protection circuit and transistor | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| US4441137A (en) | High voltage protection for an output circuit | |
| JP3190664B2 (ja) | 集積回路の入力保護構造 | |
| JPH0669513A (ja) | Ｍｏｓパワー・トランジスタ・デバイス | |
| JPH08321588A (ja) | 静電気放電保護回路 | |
| JP2723904B2 (ja) | 静電保護素子及び静電保護回路 | |
| JP2001515277A (ja) | 保護回路 | |
| US5247201A (en) | Input protection structure for integrated circuits | |
| US20010005302A1 (en) | Clipping device with a negative resistance | |
| KR960015935A (ko) | 반도체장치 | |
| JPH03154374A (ja) | 集積回路の入力端保護回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP3135277B2 (ja) | 過電圧保護装置 | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPS612361A (ja) | 静電破壊防止素子 |