KR960015935A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR960015935A KR960015935A KR1019950034597A KR19950034597A KR960015935A KR 960015935 A KR960015935 A KR 960015935A KR 1019950034597 A KR1019950034597 A KR 1019950034597A KR 19950034597 A KR19950034597 A KR 19950034597A KR 960015935 A KR960015935 A KR 960015935A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- terminals
- base
- bipolar transistor
- circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract 2
- 238000003384 imaging method Methods 0.000 claims abstract description 3
- 230000001681 protective effect Effects 0.000 claims abstract 4
- 230000015556 catabolic process Effects 0.000 claims 12
- 238000000034 method Methods 0.000 claims 5
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000007787 solid Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 abstract 3
- 230000003068 static effect Effects 0.000 abstract 3
- 239000000758 substrate Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
보호용 트랜지스터가 접속된 단자를 갖는는 CCD고체촬상장치등과 같은 반도체장치에 있어서, 단자와 접지(GND)사이에 가해진 정전기에 대한 강도와, 단자와 서브스트레이트사이에 가해진 정전기에 대한 강도와 단자들사이에 가해진 정전기에 대한 강도가 증질될 수 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명이 적용된 CCD 고체촬상장치의 일실시예를 나타내는 평면도.
Claims (14)
- 제1전압영역내에서 작동하고 제1브레이크다운 전압을갖는 제1전기적소자와, 제2전압영역내에서 작동하고 제2브레이크다운전압을 갖는 제2전기적 소자와, 상기 제1전기적소자에 접속된 제1단자와, 상기 제2전기적소자에 접속된 제2단자와, 그 에미터가 상기 제1단자와 접속된 제1바이폴라 트랜지스티와 그 에미터가 상기 제2단자와 접속된 제2바이폴라 트랜지스터와를 포함하고, 상기 제1 및 제2바이폴라 트랜지스터의 베이스는 서로 공통으로 접속되어 있으며, 상기 세1 및 제2단자에 접속되어 있는 제1보호회로와, 그 에미터가 상기 제1 및 제2단자의 한쪽단자와 접속된 제3바이폴라 트랜지스터를 포함하고, 상기 제3바이폴라 트랜지스터의 베이스가 상기 제1 및 제2바이폴라 트랜지스터와 전기적으로 절연되어 있으며, 상기 제1 및 제2단자의 한쪽단자에 접속되어 있는 제2보호회로와, 를 포함하여 구성된 것을 특징으로 하는 전기회로.
- 제1항에 있어서, 상기 제1전압영역이 상기 제2전압영역과 다른 것을 특징으로 하는 전기회로.
- 제1항에 있어서, 상기 제1브레이크다운전압이 상기 제2브레이크다운전압과 다른 것을 특징으로 하는 전기회로.
- 제1항에 있어서, 제1전압은 상기 제1 및 제2바이폴라 트랜지스터의 상기 베이스에 공급되고 상기 제1전압과 다른 제2전압은 상기 제3바이폴라 트랜지스터의 상기 베이스에 공급되는 것을 특징으로 하는 전기회로.
- 제1항에 있어서, 상기 제1 및 제2바이폴라 트랜지스터의 에미터와 베이스사이의 정크션 브레이크다운전압의 절대값이 상기 제3바이폴라 트랜지스터의 에미터와 베이스사이에 정크션 브레이크다운전압보다 큰 것을 특징으로 하는 전기회로.
- 제1항에 있어서, 각각의 상기 제1, 제2, 제3바이폴라 트랜지스터가 nPn트랜지스터로 구성되고 상기 제2전압이 상기 제1전압보다 높은 것을 특징으로 하는 전기회로.
- 제1항에 있어서, 각각의 상기 제1, 제2, 제3바이폴라 트랜지스터가 PnP트랜지스터로 구성되고 상기 제2전압이 상기 제1전압보다 낮은 것을 특징으로 하는 전기회로.
- 복수의 전기적소자와, 상기 복수의 전기적소자와 관련되어 작동전압을 공급받는 복수의 단자와, 상기 복수의 단자와 제1전압사이에 직렬로 접속된 복수의 제1바이폴라 트랜지스터와, 서로 공통으로 접속된 상기 제1바이폴라 트랜지스터의 각 베이스와. 상기 복수의 단자의 한쪽단자와 제3전압사이에 접속된 제2바이폴라 트랜지스터와, 상기 제2전과는 다른 제4전압을 공급받는 상기 제2바이폴라 트랜지스터의 베이스와를 포함하여 상기 복수의 단자를 보호하기 의한 보호회로와, 를 포함하여 구성된 것을 특징으로 하는 전기회로.
- 제8항에 있어서, 상기 제1바이폴라 트랜지스터의 에미터와 베이스사의 정크션 브레이크다운전압의 절대값이 상기 제2바이폴라 트랜지스터의 에미터와 베이스사이의 정크션 브레이크다운전압의 절대값보다 큰 것을 특징으로 하여 구성된 전기회로.
- 복수의 전기적소자와, 상기 복수의 전기적소자와 관련되어 작동전압을 각각 공급받는 복수의 단자와, 상기 복수의 단자와 제1전압사이에 직렬로 접속된 복수의 제1바이폴라 트랜지스터와, 서로 공통으로 접속되어 제2전압을 공급받는 상기 복수의 제1바이폴라 트랜지스터의 각 베이스와를 포함하며, 상기 복수의 전기적소자를 보호하기 위하여 상기 복수의 단자에 접속되어 있는 제1보호회로와, 상기 복수의 단자의 한쪽부분과 제3전압사이에 접속된 적어도 하나의 제2바이폴라 트랜지스터와 상기 제2전압과는 다른 제4전압을 공급받는 상기 제2바이폴라 트랜지스터의 베이스와를 포함하며, 상기 복수의 전기적소자의 상기 부분을 보호하기 위해 상기 복수의 단자의 한쪽부분에 접속되어 있는 제2보호회로와, 를 포함하여 구성된 것을 특징으로 하는 전자결합소자(charge-coupled device).
- 제10항에 있어서, 상기 제1바이폴라 트랜지스터의 에미터와 베이스사이에 정크선 브레이크다운전압의 절대값이 상기 제2바이폴라 트랜지스터에 에미터와 베이스 사이의 정크션 브레이크다운전압의 절대값보다 큰 것을 특징으로 하여 구성된 전자결합소자(charge-coupled device).
- 제10항에 있어서, 각각의 상기 전기적소자가 출력회로를 구성하는 것을 특징으로 하는 전자결합소자(charge-coupled device).
- 복수의 밀접하게 간격된 전송게이트전극을 포함하며, 신호전하를 수직방향으로 전송시키기 의한 수직전송부와, 상기 수직전송부로부터 전송된 상기 신호전하를 수취하여 상기 신호전하를 수평방향으로 전송시키기 위한 수명전송부와, 상기 수명전송부로부터 전송된 상기 신호전하를 수취하여 상기 신호전하를 그 내부에 축적시키기 위한 출력확산영역과, 상기 출력확산영역에 전기적으로 접속되어 상기 신호전하에 상응하는 전압신호를 출력단자에 출력하는 출력회로와, 상기 수직전송부의 상기 전송게이트전극과 상기 출력회로와 관련되어 작동전압을 각각 공급받는 복수의 단자와, 상기 복수의 단자와 제1전압사이에 직렬로 접속된 복수의 제1바이폴라트랜지스터와, 서로 공통으로 접속되어 제2전압을 공급받는 상기 복수의 제1바이폴라 트랜지스터의 가 베이스와를 포함하여, 상기 수직전송부와 상기 출력회로를 보호하기 의해 상기 복수의 단자에 접속되어 있는 제1보호회로와, 상기 복수의 단자의 한쪽부분과 제3전압사이에 접속된 적어도 하나의 제2바이폴라 트랜지스터와, 상기 제2전압과는 다든 제4전압을 공급받는 상기 제2바이폴라 트랜지스터의 베이스와를 포함하여, 상기 출력회로를 보호하기 위해 상기 전송게이트전극에 관련되는 단자를 제외한 상기 복수의 단자에 접속되어 있는 제2보호회로와, 를 포함하여 구성된것을 특징으로 하는 고체촬상장치.
- 제13항에 있어서, 상기 제1바이폴라 트랜지스터의 에미터와 베이스사이의 정크선 브레이크다운전압의 절대값이 상기 제2바이폴라 트랜지스터의 에미터와 베이스 사이의 정크션 브레이크전압의 질대값보다 큰 것을 특징으로 하여 구성된 고체촬상장치.※ 참고사항 ; 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24648294A JP3277438B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体装置 |
| JP94-246482 | 1994-10-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015935A true KR960015935A (ko) | 1996-05-22 |
| KR100345318B1 KR100345318B1 (ko) | 2003-01-08 |
Family
ID=17149059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034597A KR100345318B1 (ko) | 1994-10-12 | 1995-10-10 | 반도체장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5670813A (ko) |
| EP (1) | EP0707342A3 (ko) |
| JP (1) | JP3277438B2 (ko) |
| KR (1) | KR100345318B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3703293B2 (ja) * | 1998-03-26 | 2005-10-05 | シャープ株式会社 | Ｃｃｄ固体撮像素子 |
| KR100327429B1 (ko) * | 1999-08-21 | 2002-03-13 | 박종섭 | 이에스디(ｅｓｄ) 보호회로 |
| JP4495512B2 (ja) * | 2004-05-11 | 2010-07-07 | パナソニック株式会社 | 固体撮像装置 |
| US9344078B1 (en) * | 2015-01-22 | 2016-05-17 | Infineon Technologies Ag | Inverse current protection circuit sensed with vertical source follower |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267586A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 出力保護回路 |
| JP3318774B2 (ja) * | 1992-06-29 | 2002-08-26 | ソニー株式会社 | 半導体装置および固体撮像装置 |
| JP3255186B2 (ja) * | 1992-08-24 | 2002-02-12 | ソニー株式会社 | 保護装置と固体撮像素子 |
| JP2958202B2 (ja) * | 1992-12-01 | 1999-10-06 | シャープ株式会社 | 半導体装置 |
-
1994
- 1994-10-12 JP JP24648294A patent/JP3277438B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-06 US US08/540,074 patent/US5670813A/en not_active Expired - Lifetime
- 1995-10-10 KR KR1019950034597A patent/KR100345318B1/ko not_active IP Right Cessation
- 1995-10-12 EP EP95402279A patent/EP0707342A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116027A (ja) | 1996-05-07 |
| EP0707342A3 (en) | 1999-09-22 |
| US5670813A (en) | 1997-09-23 |
| JP3277438B2 (ja) | 2002-04-22 |
| EP0707342A2 (en) | 1996-04-17 |
| KR100345318B1 (ko) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| US4573099A (en) | CMOS Circuit overvoltage protection | |
| US4847724A (en) | Overvoltage protected integrated circuit | |
| US5641981A (en) | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal | |
| KR860007750A (ko) | 반도체 장치 | |
| EP0512605B1 (en) | Power device having reverse-voltage protection | |
| US6429491B1 (en) | Electrostatic discharge protection for MOSFETs | |
| US4599631A (en) | Semiconductor apparatus having a zener diode integral with a resistor-transistor combination | |
| KR960015935A (ko) | 반도체장치 | |
| KR950021506A (ko) | 반도체 장치 | |
| KR940018964A (ko) | 반도체 장치 | |
| EP0352769A2 (en) | Input protection circuit for MOS device | |
| US6459555B1 (en) | Integrated circuit comprising analog and digital sub-circuits with improved over-voltage protection and reduced substrate-noise coupling | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| EP1147558A1 (en) | Analogue switch | |
| JPH06509214A (ja) | 少なくとも１つのｐｎｐ−トランジスタを有するカレントミラー | |
| KR0169359B1 (ko) | 반도체 장치의 보호 소자 | |
| JPS627160A (ja) | 半導体装置 | |
| JPH0454978B2 (ko) | ||
| JPH04214662A (ja) | 集積回路用入力端保護装置 | |
| JP3017083B2 (ja) | 入出力保護回路 | |
| JPH0526344B2 (ko) | ||
| JPH04145831A (ja) | 静電気保護回路 | |
| JPS6366971A (ja) | 半導体装置 | |
| JPH06120412A (ja) | 半導体保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080626 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |