JPH04145831A - 静電気保護回路 - Google Patents
静電気保護回路Info
- Publication number
- JPH04145831A JPH04145831A JP26895690A JP26895690A JPH04145831A JP H04145831 A JPH04145831 A JP H04145831A JP 26895690 A JP26895690 A JP 26895690A JP 26895690 A JP26895690 A JP 26895690A JP H04145831 A JPH04145831 A JP H04145831A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor integrated
- integrated circuit
- gnd
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 title claims description 4
- 230000003068 static effect Effects 0.000 title description 2
- 230000001681 protective effect Effects 0.000 title 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は静電気保護回路に係り、
積回路の静電気保護回路に関する。
特に半導体集
従来の静電気保護回路を、第３図に示す。
第３図において、従来の静電気保護回路は、過電圧が端
子１６に加えられた際に、その過電圧をにがす働きをす
るＮＰＮバイポーラ・トランジスタ１３と、そのトラン
ジスタ１３のベース電極上ＧＮＤとの間に、抵抗１４を
接続し、同じく過電圧をにがす働きをするダイオード１
５とを存する。
子１６に加えられた際に、その過電圧をにがす働きをす
るＮＰＮバイポーラ・トランジスタ１３と、そのトラン
ジスタ１３のベース電極上ＧＮＤとの間に、抵抗１４を
接続し、同じく過電圧をにがす働きをするダイオード１
５とを存する。
次に動作について説明する。
端子１６に接地（ＧＮＤ）電位よりも非常に高い電圧が
印加されたとき、トランジスタ１３のＣＢ耐圧（コレク
ターベース耐圧）より大きければ、ベースへ電子が注入
され、ベース電位が抵抗１４を通じＧＮＤよりも上昇し
、トランジスタ１３が導通（オン）シ、過電圧をＧＮＤ
へ流し、半導体集積回路へ直接過電圧が入力されること
を防いでいる。
印加されたとき、トランジスタ１３のＣＢ耐圧（コレク
ターベース耐圧）より大きければ、ベースへ電子が注入
され、ベース電位が抵抗１４を通じＧＮＤよりも上昇し
、トランジスタ１３が導通（オン）シ、過電圧をＧＮＤ
へ流し、半導体集積回路へ直接過電圧が入力されること
を防いでいる。
また、ＧＮＤに非常に低い電圧が印加されたとき、ダイ
オード１５の耐圧よりも大きければ、ダイオードＩＳが
降伏し、過電圧をＧＮＤへ流し、半導体集積回路へ直接
過電圧が入力されることを防いでいる。
オード１５の耐圧よりも大きければ、ダイオードＩＳが
降伏し、過電圧をＧＮＤへ流し、半導体集積回路へ直接
過電圧が入力されることを防いでいる。
このような従来の静電気保護回路では、ＧＮＤを基準と
している為、半導体集積回路の組立や選別等を実施して
いる工程中のように、電源、 ＧＮＤを印加していない
時の端子にかかる過電圧からは保護されないという問題
点があった。
している為、半導体集積回路の組立や選別等を実施して
いる工程中のように、電源、 ＧＮＤを印加していない
時の端子にかかる過電圧からは保護されないという問題
点があった。
本発明の目的は、前記問題点が解決され、電源、ＧＮＤ
を印加していない時でも、過電圧から保護されるように
した静電気保護回路を提供することにある。
を印加していない時でも、過電圧から保護されるように
した静電気保護回路を提供することにある。
本発明の静電気保護回路の構成は、電気信号を入出力す
る端子と、前記端子に印加された電気信号を、電源電圧
が印加されかつ接地されている場合は伝達させ、前記場
合以外の時は前記電気信号を遮断する働きをする一対の
トランジスタと、正の過電圧が印加されたとき導通状態
となるトランジスタと、負の過電圧が印加されたとき電
気を通すダイオードとを備えたことを特徴とする。
る端子と、前記端子に印加された電気信号を、電源電圧
が印加されかつ接地されている場合は伝達させ、前記場
合以外の時は前記電気信号を遮断する働きをする一対の
トランジスタと、正の過電圧が印加されたとき導通状態
となるトランジスタと、負の過電圧が印加されたとき電
気を通すダイオードとを備えたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体集積回路の静電気保
護回路を示す回路図である。
護回路を示す回路図である。
第１図において本実施例の静電気保護回路は、端子６に
ＰチャンネルＭＯ８）ランジスタ１のソース電極と、Ｎ
チャンネルＭＯＳ）ランジスタ゛２のソース電極とを接
続し、ＰチャンネルＭＯＳトランジスタ１のゲート電極
にはＧＮＤを、ＮチャンネルＭＯＳ）ランジスタ２のゲ
ート電極には電源をそれぞれ接続し、両トランジスタ１
．２のドレイン電極を接続する。そして、その先にＮＰ
Ｎバイポーラトランジスタ３のコレクタ端子を接続し、
エミッタをＧＮＤに接続し、ベースは抵抗４を通じ、Ｇ
ＮＤへ接続する。また、その先にＰチャンネル側をＧＮ
Ｄに接続したダイオード５を接続する。その先は半導体
集積回路の回路となる。
ＰチャンネルＭＯ８）ランジスタ１のソース電極と、Ｎ
チャンネルＭＯＳ）ランジスタ゛２のソース電極とを接
続し、ＰチャンネルＭＯＳトランジスタ１のゲート電極
にはＧＮＤを、ＮチャンネルＭＯＳ）ランジスタ２のゲ
ート電極には電源をそれぞれ接続し、両トランジスタ１
．２のドレイン電極を接続する。そして、その先にＮＰ
Ｎバイポーラトランジスタ３のコレクタ端子を接続し、
エミッタをＧＮＤに接続し、ベースは抵抗４を通じ、Ｇ
ＮＤへ接続する。また、その先にＰチャンネル側をＧＮ
Ｄに接続したダイオード５を接続する。その先は半導体
集積回路の回路となる。
このような構成をした入力保護回路について、次に動作
について説明する。
について説明する。
（１）、電源もＧＮＤも接続されていない時、Ｐチャン
ネルＭＯ８）ランジメタ１．ＮチヤンネルＭＯ８）ラン
ジメタ２共に非導通状態となっており、端子６に電圧が
印加されても、ＰチャンネルＭＯＳトランジスタ１．Ｎ
チャンネルＭＯＳトランジスタ２で遮断されており、半
導体集積回路には、印加されない。
ネルＭＯ８）ランジメタ１．ＮチヤンネルＭＯ８）ラン
ジメタ２共に非導通状態となっており、端子６に電圧が
印加されても、ＰチャンネルＭＯＳトランジスタ１．Ｎ
チャンネルＭＯＳトランジスタ２で遮断されており、半
導体集積回路には、印加されない。
（２）、電源、ＧＮＤが接続されたとき１．Ｐチャンネ
ルＭＯ８）ランジスタ１．ＮチャンネルＭＯＳトランジ
スタ２共に導通状態となり、端子６に印加された電気信
号を半導体集積回路内部へ伝達する。
ルＭＯ８）ランジスタ１．ＮチャンネルＭＯＳトランジ
スタ２共に導通状態となり、端子６に印加された電気信
号を半導体集積回路内部へ伝達する。
第２図は本発明の他の実施例の半導体集積回路の静電気
保護回路を示す回路図である。
保護回路を示す回路図である。
第２図において、本実施例の静電気保護回路は、端子１
２にＰＮＰバイポ゛−ラトランジスタ７のコレクタ電極
と、ＮＰＮバイポーラトランジスタ８のコレクタ電極と
を接続し、ＰＮＰバイポーラトランジスタ７のベース電
極にはＧＮＤを、ＮＰＮバイポーラトランジスタ８のベ
ース電極には電源をそれぞれ接続し、両トランジスタ７
．８のエミッタ電極を接続する。そして、その先にＮＰ
Ｎバイポーラトランジスタ９のコレクタ電極を接続し、
エミッタ電極をＧＮＤに接続し、ベース電極は抵抗１０
を通じＧＮＤへ接続する。また、その先にＰチャンネル
側をＧＮＤに接続したダイオード１１を接続する。その
先は、半導体集積回路の内部回路となる。
２にＰＮＰバイポ゛−ラトランジスタ７のコレクタ電極
と、ＮＰＮバイポーラトランジスタ８のコレクタ電極と
を接続し、ＰＮＰバイポーラトランジスタ７のベース電
極にはＧＮＤを、ＮＰＮバイポーラトランジスタ８のベ
ース電極には電源をそれぞれ接続し、両トランジスタ７
．８のエミッタ電極を接続する。そして、その先にＮＰ
Ｎバイポーラトランジスタ９のコレクタ電極を接続し、
エミッタ電極をＧＮＤに接続し、ベース電極は抵抗１０
を通じＧＮＤへ接続する。また、その先にＰチャンネル
側をＧＮＤに接続したダイオード１１を接続する。その
先は、半導体集積回路の内部回路となる。
このような構成をした入力保護回路について、次に動作
について説明する。
について説明する。
（ｉ）電源、ＧＮＤ共接続されていない時、ＰＮＰバイ
ポーラトランジスタ７、ＮＰＮバイポーラトランジスタ
８共、非導通状態となっており、端子１２に電圧が印加
されても、ＰＮＰバイポーラトランジスタ７、ＮＰＮバ
イポーラトランジスタ８で、遮断されており、半導体集
積回路には印加されない。
ポーラトランジスタ７、ＮＰＮバイポーラトランジスタ
８共、非導通状態となっており、端子１２に電圧が印加
されても、ＰＮＰバイポーラトランジスタ７、ＮＰＮバ
イポーラトランジスタ８で、遮断されており、半導体集
積回路には印加されない。
（１１）電源、ＧＮＤが接続されたとき、ＰＮＰバイポ
ーラトランジスタ７、ＮＰＮバイボーラトランジメタ８
共に導通状態となっており、端子１２に印加された電気
信号を半導体集積回路内部へ伝達する。
ーラトランジスタ７、ＮＰＮバイボーラトランジメタ８
共に導通状態となっており、端子１２に印加された電気
信号を半導体集積回路内部へ伝達する。
以上説明したように、本発明は、半導体集積回路に電源
及びＧＮＤを印加しないと、端子は絶縁状態となる為、
組立や選別工程等で半導体集積回路に電源およびＧＮＤ
が印加されていないときの過電圧から半導体集積回路を
保護しており、選別での入力リーク不良を半分にてきる
という効果がある。
及びＧＮＤを印加しないと、端子は絶縁状態となる為、
組立や選別工程等で半導体集積回路に電源およびＧＮＤ
が印加されていないときの過電圧から半導体集積回路を
保護しており、選別での入力リーク不良を半分にてきる
という効果がある。
第１図は本発明の一実施例の静電気保護回路を示す回路
図、第２図は本発明の他の実施例の静電気保護回路を示
す回路図、第３図は従来の静電気保護回路を示す回路図
である。 １・・・ＰチャンネルＭＯ８）ランジスタ、２・・・Ｎ
チャンネルＭＯ３）ランジスタ、３，９．１３・・・Ｎ
ＰＮバイポーラトランジスタ、４．１０．１４・・・抵
抗、５，１１．１５・・・ダイオード、６，１２．１６
・・・端子、７・・・ＰＮＰバイポーラトランジスタ、
８・・・ＮＰＮバイポーラトランジスタ。
図、第２図は本発明の他の実施例の静電気保護回路を示
す回路図、第３図は従来の静電気保護回路を示す回路図
である。 １・・・ＰチャンネルＭＯ８）ランジスタ、２・・・Ｎ
チャンネルＭＯ３）ランジスタ、３，９．１３・・・Ｎ
ＰＮバイポーラトランジスタ、４．１０．１４・・・抵
抗、５，１１．１５・・・ダイオード、６，１２．１６
・・・端子、７・・・ＰＮＰバイポーラトランジスタ、
８・・・ＮＰＮバイポーラトランジスタ。
Claims (1)
- 電気信号を入出力する端子と、前記端子に印加された電
気信号を、電源電圧が印加されかつ接地されている場合
は伝達させ、前記場合以外の時は前記電気信号を遮断す
る働きをする一対のトランジスタと、正の過電圧が印加
されたとき導通状態となるトランジスタと、負の過電圧
が印加されたとき電気を通すダイオードとを備えたこと
を特徴とする静電気保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26895690A JPH04145831A (ja) | 1990-10-05 | 1990-10-05 | 静電気保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26895690A JPH04145831A (ja) | 1990-10-05 | 1990-10-05 | 静電気保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145831A true JPH04145831A (ja) | 1992-05-19 |
Family
ID=17465637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26895690A Pending JPH04145831A (ja) | 1990-10-05 | 1990-10-05 | 静電気保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
-
1990
- 1990-10-05 JP JP26895690A patent/JPH04145831A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231502B1 (ko) | 반도체 집적 회로의 입력 보호 회로 및 전원 보호회로 | |
| KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
| KR970072108A (ko) | 고 전압 정전 방전 보호 회로 | |
| JP2001244418A (ja) | 半導体集積回路装置 | |
| US5371392A (en) | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit | |
| CN112821366B (zh) | 双向静电防护电路 | |
| JP3464340B2 (ja) | 半導体集積回路装置 | |
| KR930007331B1 (ko) | 피보호 다알링턴 트랜지스터 회로 장치 | |
| US6936896B2 (en) | Semiconductor apparatus | |
| JPH04145831A (ja) | 静電気保護回路 | |
| US5745327A (en) | Device for preventing surge noise in connecting computers and peripherals thereof | |
| US6069493A (en) | Input circuit and method for protecting the input circuit | |
| US20030230781A1 (en) | Semiconductor device | |
| US6583475B2 (en) | Semiconductor device | |
| US5548462A (en) | Protective circuit | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JPH08286771A (ja) | 半導体電子回路 | |
| JPH05244736A (ja) | 給電装置 | |
| US5574609A (en) | Fail-safe MOS shutdown circuitry | |
| JPS63220564A (ja) | Ｃ−ｍｏｓｌｓｉの保護回路 | |
| KR100652314B1 (ko) | 정전기 보호 회로 | |
| JPH08241995A (ja) | 半導体デバイスの静電放電保護装置 | |
| US11811221B2 (en) | Electrostatic discharge protection device | |
| KR960015935A (ko) | 반도체장치 | |
| JPH06245366A (ja) | 過電圧保護回路 |