JPH04145831A - 静電気保護回路 - Google Patents
静電気保護回路Info
- Publication number
- JPH04145831A JPH04145831A JP26895690A JP26895690A JPH04145831A JP H04145831 A JPH04145831 A JP H04145831A JP 26895690 A JP26895690 A JP 26895690A JP 26895690 A JP26895690 A JP 26895690A JP H04145831 A JPH04145831 A JP H04145831A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor integrated
- integrated circuit
- gnd
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 title claims description 4
- 230000003068 static effect Effects 0.000 title description 2
- 230000001681 protective effect Effects 0.000 title 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は静電気保護回路に係り、
積回路の静電気保護回路に関する。
特に半導体集
従来の静電気保護回路を、第3図に示す。
第3図において、従来の静電気保護回路は、過電圧が端
子16に加えられた際に、その過電圧をにがす働きをす
るNPNバイポーラ・トランジスタ13と、そのトラン
ジスタ13のベース電極上GNDとの間に、抵抗14を
接続し、同じく過電圧をにがす働きをするダイオード1
5とを存する。
子16に加えられた際に、その過電圧をにがす働きをす
るNPNバイポーラ・トランジスタ13と、そのトラン
ジスタ13のベース電極上GNDとの間に、抵抗14を
接続し、同じく過電圧をにがす働きをするダイオード1
5とを存する。
次に動作について説明する。
端子16に接地(GND)電位よりも非常に高い電圧が
印加されたとき、トランジスタ13のCB耐圧(コレク
ターベース耐圧)より大きければ、ベースへ電子が注入
され、ベース電位が抵抗14を通じGNDよりも上昇し
、トランジスタ13が導通(オン)シ、過電圧をGND
へ流し、半導体集積回路へ直接過電圧が入力されること
を防いでいる。
印加されたとき、トランジスタ13のCB耐圧(コレク
ターベース耐圧)より大きければ、ベースへ電子が注入
され、ベース電位が抵抗14を通じGNDよりも上昇し
、トランジスタ13が導通(オン)シ、過電圧をGND
へ流し、半導体集積回路へ直接過電圧が入力されること
を防いでいる。
また、GNDに非常に低い電圧が印加されたとき、ダイ
オード15の耐圧よりも大きければ、ダイオードISが
降伏し、過電圧をGNDへ流し、半導体集積回路へ直接
過電圧が入力されることを防いでいる。
オード15の耐圧よりも大きければ、ダイオードISが
降伏し、過電圧をGNDへ流し、半導体集積回路へ直接
過電圧が入力されることを防いでいる。
このような従来の静電気保護回路では、GNDを基準と
している為、半導体集積回路の組立や選別等を実施して
いる工程中のように、電源、 GNDを印加していない
時の端子にかかる過電圧からは保護されないという問題
点があった。
している為、半導体集積回路の組立や選別等を実施して
いる工程中のように、電源、 GNDを印加していない
時の端子にかかる過電圧からは保護されないという問題
点があった。
本発明の目的は、前記問題点が解決され、電源、GND
を印加していない時でも、過電圧から保護されるように
した静電気保護回路を提供することにある。
を印加していない時でも、過電圧から保護されるように
した静電気保護回路を提供することにある。
本発明の静電気保護回路の構成は、電気信号を入出力す
る端子と、前記端子に印加された電気信号を、電源電圧
が印加されかつ接地されている場合は伝達させ、前記場
合以外の時は前記電気信号を遮断する働きをする一対の
トランジスタと、正の過電圧が印加されたとき導通状態
となるトランジスタと、負の過電圧が印加されたとき電
気を通すダイオードとを備えたことを特徴とする。
る端子と、前記端子に印加された電気信号を、電源電圧
が印加されかつ接地されている場合は伝達させ、前記場
合以外の時は前記電気信号を遮断する働きをする一対の
トランジスタと、正の過電圧が印加されたとき導通状態
となるトランジスタと、負の過電圧が印加されたとき電
気を通すダイオードとを備えたことを特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の半導体集積回路の静電気保
護回路を示す回路図である。
護回路を示す回路図である。
第1図において本実施例の静電気保護回路は、端子6に
PチャンネルMO8)ランジスタ1のソース電極と、N
チャンネルMOS)ランジスタ゛2のソース電極とを接
続し、PチャンネルMOSトランジスタ1のゲート電極
にはGNDを、NチャンネルMOS)ランジスタ2のゲ
ート電極には電源をそれぞれ接続し、両トランジスタ1
.2のドレイン電極を接続する。そして、その先にNP
Nバイポーラトランジスタ3のコレクタ端子を接続し、
エミッタをGNDに接続し、ベースは抵抗4を通じ、G
NDへ接続する。また、その先にPチャンネル側をGN
Dに接続したダイオード5を接続する。その先は半導体
集積回路の回路となる。
PチャンネルMO8)ランジスタ1のソース電極と、N
チャンネルMOS)ランジスタ゛2のソース電極とを接
続し、PチャンネルMOSトランジスタ1のゲート電極
にはGNDを、NチャンネルMOS)ランジスタ2のゲ
ート電極には電源をそれぞれ接続し、両トランジスタ1
.2のドレイン電極を接続する。そして、その先にNP
Nバイポーラトランジスタ3のコレクタ端子を接続し、
エミッタをGNDに接続し、ベースは抵抗4を通じ、G
NDへ接続する。また、その先にPチャンネル側をGN
Dに接続したダイオード5を接続する。その先は半導体
集積回路の回路となる。
このような構成をした入力保護回路について、次に動作
について説明する。
について説明する。
(1)、電源もGNDも接続されていない時、Pチャン
ネルMO8)ランジメタ1.NチヤンネルMO8)ラン
ジメタ2共に非導通状態となっており、端子6に電圧が
印加されても、PチャンネルMOSトランジスタ1.N
チャンネルMOSトランジスタ2で遮断されており、半
導体集積回路には、印加されない。
ネルMO8)ランジメタ1.NチヤンネルMO8)ラン
ジメタ2共に非導通状態となっており、端子6に電圧が
印加されても、PチャンネルMOSトランジスタ1.N
チャンネルMOSトランジスタ2で遮断されており、半
導体集積回路には、印加されない。
(2)、電源、GNDが接続されたとき1.Pチャンネ
ルMO8)ランジスタ1.NチャンネルMOSトランジ
スタ2共に導通状態となり、端子6に印加された電気信
号を半導体集積回路内部へ伝達する。
ルMO8)ランジスタ1.NチャンネルMOSトランジ
スタ2共に導通状態となり、端子6に印加された電気信
号を半導体集積回路内部へ伝達する。
第2図は本発明の他の実施例の半導体集積回路の静電気
保護回路を示す回路図である。
保護回路を示す回路図である。
第2図において、本実施例の静電気保護回路は、端子1
2にPNPバイポ゛−ラトランジスタ7のコレクタ電極
と、NPNバイポーラトランジスタ8のコレクタ電極と
を接続し、PNPバイポーラトランジスタ7のベース電
極にはGNDを、NPNバイポーラトランジスタ8のベ
ース電極には電源をそれぞれ接続し、両トランジスタ7
.8のエミッタ電極を接続する。そして、その先にNP
Nバイポーラトランジスタ9のコレクタ電極を接続し、
エミッタ電極をGNDに接続し、ベース電極は抵抗10
を通じGNDへ接続する。また、その先にPチャンネル
側をGNDに接続したダイオード11を接続する。その
先は、半導体集積回路の内部回路となる。
2にPNPバイポ゛−ラトランジスタ7のコレクタ電極
と、NPNバイポーラトランジスタ8のコレクタ電極と
を接続し、PNPバイポーラトランジスタ7のベース電
極にはGNDを、NPNバイポーラトランジスタ8のベ
ース電極には電源をそれぞれ接続し、両トランジスタ7
.8のエミッタ電極を接続する。そして、その先にNP
Nバイポーラトランジスタ9のコレクタ電極を接続し、
エミッタ電極をGNDに接続し、ベース電極は抵抗10
を通じGNDへ接続する。また、その先にPチャンネル
側をGNDに接続したダイオード11を接続する。その
先は、半導体集積回路の内部回路となる。
このような構成をした入力保護回路について、次に動作
について説明する。
について説明する。
(i)電源、GND共接続されていない時、PNPバイ
ポーラトランジスタ7、NPNバイポーラトランジスタ
8共、非導通状態となっており、端子12に電圧が印加
されても、PNPバイポーラトランジスタ7、NPNバ
イポーラトランジスタ8で、遮断されており、半導体集
積回路には印加されない。
ポーラトランジスタ7、NPNバイポーラトランジスタ
8共、非導通状態となっており、端子12に電圧が印加
されても、PNPバイポーラトランジスタ7、NPNバ
イポーラトランジスタ8で、遮断されており、半導体集
積回路には印加されない。
(11)電源、GNDが接続されたとき、PNPバイポ
ーラトランジスタ7、NPNバイボーラトランジメタ8
共に導通状態となっており、端子12に印加された電気
信号を半導体集積回路内部へ伝達する。
ーラトランジスタ7、NPNバイボーラトランジメタ8
共に導通状態となっており、端子12に印加された電気
信号を半導体集積回路内部へ伝達する。
以上説明したように、本発明は、半導体集積回路に電源
及びGNDを印加しないと、端子は絶縁状態となる為、
組立や選別工程等で半導体集積回路に電源およびGND
が印加されていないときの過電圧から半導体集積回路を
保護しており、選別での入力リーク不良を半分にてきる
という効果がある。
及びGNDを印加しないと、端子は絶縁状態となる為、
組立や選別工程等で半導体集積回路に電源およびGND
が印加されていないときの過電圧から半導体集積回路を
保護しており、選別での入力リーク不良を半分にてきる
という効果がある。
第1図は本発明の一実施例の静電気保護回路を示す回路
図、第2図は本発明の他の実施例の静電気保護回路を示
す回路図、第3図は従来の静電気保護回路を示す回路図
である。 1・・・PチャンネルMO8)ランジスタ、2・・・N
チャンネルMO3)ランジスタ、3,9.13・・・N
PNバイポーラトランジスタ、4.10.14・・・抵
抗、5,11.15・・・ダイオード、6,12.16
・・・端子、7・・・PNPバイポーラトランジスタ、
8・・・NPNバイポーラトランジスタ。
図、第2図は本発明の他の実施例の静電気保護回路を示
す回路図、第3図は従来の静電気保護回路を示す回路図
である。 1・・・PチャンネルMO8)ランジスタ、2・・・N
チャンネルMO3)ランジスタ、3,9.13・・・N
PNバイポーラトランジスタ、4.10.14・・・抵
抗、5,11.15・・・ダイオード、6,12.16
・・・端子、7・・・PNPバイポーラトランジスタ、
8・・・NPNバイポーラトランジスタ。
Claims (1)
- 電気信号を入出力する端子と、前記端子に印加された電
気信号を、電源電圧が印加されかつ接地されている場合
は伝達させ、前記場合以外の時は前記電気信号を遮断す
る働きをする一対のトランジスタと、正の過電圧が印加
されたとき導通状態となるトランジスタと、負の過電圧
が印加されたとき電気を通すダイオードとを備えたこと
を特徴とする静電気保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26895690A JPH04145831A (ja) | 1990-10-05 | 1990-10-05 | 静電気保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26895690A JPH04145831A (ja) | 1990-10-05 | 1990-10-05 | 静電気保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04145831A true JPH04145831A (ja) | 1992-05-19 |
Family
ID=17465637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26895690A Pending JPH04145831A (ja) | 1990-10-05 | 1990-10-05 | 静電気保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04145831A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
-
1990
- 1990-10-05 JP JP26895690A patent/JPH04145831A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100231502B1 (ko) | 반도체 집적 회로의 입력 보호 회로 및 전원 보호회로 | |
KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
KR970072108A (ko) | 고 전압 정전 방전 보호 회로 | |
JP2001244418A (ja) | 半導体集積回路装置 | |
US5371392A (en) | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit | |
CN112821366B (zh) | 双向静电防护电路 | |
JP3464340B2 (ja) | 半導体集積回路装置 | |
KR930007331B1 (ko) | 피보호 다알링턴 트랜지스터 회로 장치 | |
US6936896B2 (en) | Semiconductor apparatus | |
JPH04145831A (ja) | 静電気保護回路 | |
US5745327A (en) | Device for preventing surge noise in connecting computers and peripherals thereof | |
US6069493A (en) | Input circuit and method for protecting the input circuit | |
US20030230781A1 (en) | Semiconductor device | |
US6583475B2 (en) | Semiconductor device | |
US5548462A (en) | Protective circuit | |
JPH11113169A (ja) | 半導体回路の保護装置 | |
JPH08286771A (ja) | 半導体電子回路 | |
JPH05244736A (ja) | 給電装置 | |
US5574609A (en) | Fail-safe MOS shutdown circuitry | |
JPS63220564A (ja) | C−moslsiの保護回路 | |
KR100652314B1 (ko) | 정전기 보호 회로 | |
JPH08241995A (ja) | 半導体デバイスの静電放電保護装置 | |
US11811221B2 (en) | Electrostatic discharge protection device | |
KR960015935A (ko) | 반도체장치 | |
JPH06245366A (ja) | 過電圧保護回路 |