KR970072108A - 고 전압 정전 방전 보호 회로 - Google Patents

고 전압 정전 방전 보호 회로 Download PDF

Info

Publication number
KR970072108A
KR970072108A KR1019970015400A KR19970015400A KR970072108A KR 970072108 A KR970072108 A KR 970072108A KR 1019970015400 A KR1019970015400 A KR 1019970015400A KR 19970015400 A KR19970015400 A KR 19970015400A KR 970072108 A KR970072108 A KR 970072108A
Authority
KR
South Korea
Prior art keywords
coupled
voltage terminal
base
reference voltage
pnp transistor
Prior art date
Application number
KR1019970015400A
Other languages
English (en)
Inventor
로스 이. 테가쯔
조지프 에이. 데보어
조나단 알. 나이트
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR970072108A publication Critical patent/KR970072108A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

고 전압 단자 및 기준 전압 단자; 이 단자들 사이에 결합되는 SCR 회로; 및 소정의 전압에서 양단을 가로질러 전기적으로 도통하기 시작하며 상기 단자들 사이에 결합되어 SCR 회로의 도통을 트리거하는 항복 디바이스(Z2)를 포함하는 ESD 보호 회로를 제공한다. 이 보호 회로는 상기 단자들 사이에 결합되는 보호하고자 하는 디바이스를 보호하며, 상기 소정의 전압은 보호하고자 하는 디바이스를 손상시킬 특정 전압 아래의 전압이다. SCR 회로는, 고 전압 단자에 결합되는 에미터, 베이스 및 콜렉터를 구비하는 PNP 트랜지스터(Q1), 기준 전압 단자에 결합되는 에미터, PNP 트랜지스터(Q1)의 콜렉터에 결합되는 베이스 및 PNP 트랜지스터(Q1)의 베이스에 결합되는 콜렉터를 구비하는 NPN 트랜지스터(Q2), 고 전압 단자와 PNP 트랜지스터(Q1)의 베이스 사이의 저항(R1), 및 기준 전압 단자와 NPN 트랜지스터(Q2)의 베이스 사이의 저항(R2)을 포함한다. 항복 디바이스(Z2)는 제너 다이오드이다. 제너 다이오드는 PNP 트랜지스터(Q1)의 베이스와 기준 전압 단자 사이에 결합된다.

Description

고 전압 정전 방전 보호 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 고 전압 ESD 보호 회로의 회로도.

Claims (24)

  1. ESD(electrostatioc discharge) 보호 회로에 있어서, (a) 고 전압 단자 및 기준 전압 단자; (b) 상기 단자들 사이에 결합되는 SCR 회로; 및 (c) 소정의 전압에서 양단을 가로질러 전기적으로 도통하기 시작하며 상기 단자들 사이에 결합되어 상기 SCR 회로의 도통을 트리거하는 항복 디바이스를 포함하는 것을 특징으로 하는 ESD 보호 회로.
  2. 제1항에 있어서, 상기 단자들 사이에 결합되어 보호되는 디바이스를 더 포함하며, 상기 소정의 전압은 상기 보호되는 디바이스를 손상시킬 특정 전압 아래의 전압인 것을 특징으로 하는 ESD 보호 회로.
  3. 제1항에 있어서, 상기 항복 디바이스는 제너 다이오드인 것을 특징으로 하는 ESD 보호 회로.
  4. 제2항에 있어서, 상기 항복 디바이스는 제너 다이오드인 것을 특징으로 하는 ESD 보호 회로.
  5. 제2항에 있어서, 상기 항복 디바이스는 MOS 디바이스인 것을 특징으로 하는 ESD 보호 회로.
  6. 제2항에 있어서, 상기 항복 디바이스는 NPN 트랜지스터인 것을 특징으로 하는 ESD 보호 회로.
  7. 제1항에 있어서, 상기 SCR 회로는, 상기 고 전압 단자에 결합되는 에미터, 베이스 및 콜렉터를 구비하는 PNP 트랜지스터, 상기 기준 전압 단자에 결합되는 에미터, 상기 PNP 트랜지스터의 콜렉터에 결합되는베이스 및 상기 PNP 트랜지스터의 베이스에 결합되는 콜렉터를 구비하는 NPN 트랜지스터, 상기 고 전압 단자와 상기 PNP 트랜지스터의 상기 베이스 사이의 저항, 및 상기 기준 전압 단자와 상기 NPN 트랜지스터의 상기 베이스 사이의 저항을 포함하는 것을 특징으로 하는 ESD 보호 회로.
  8. 제2항에 있어서, 상기 SCR 회로는, 상기 고 전압 단자에 결합되는 에미터, 베이스 및 콜렉터를 구비하는 PNP 트랜지스터, 상기 기준 전압 단자에 결합되는 에미터, 상기 PNP 트랜지스터의 콜렉터에 결합되는베이스 및 상기 PNP 트랜지스터의 베이스에 결합되는 콜렉터를 구비하는 NPN 트랜지스터, 상기 고 전압 단자와 상기 PNP 트랜지스터의 상기 베이스 사이의 저항, 및 상기 기준 전압 단자와 상기 NPN 트랜지스터의 상기 베이스 사이의 저항을 포함하는 것을 특징으로 하는 ESD 보호 회로.
  9. 제3항에 있어서, 상기 SCR 회로는, 상기 고 전압 단자에 결합되는 에미터, 베이스 및 콜렉터를 구비하는 PNP 트랜지스터, 상기 기준 전압 단자에 결합되는 에미터, 상기 PNP 트랜지스터의 콜렉터에 결합되는베이스 및 상기 PNP 트랜지스터의 베이스에 결합되는 콜렉터를 구비하는 NPN 트랜지스터, 상기 고 전압 단자와 상기 PNP 트랜지스터의 상기 베이스 사이의 저항, 및 상기 기준 전압 단자와 상기 NPN 트랜지스터의 상기 베이스 사이의 저항을 포함하는 것을 특징으로 하는 ESD 보호 회로.
  10. 제4항에 있어서, 상기 SCR 회로는, 상기 고 전압 단자에 결합되는 에미터, 베이스 및 콜렉터를 구비하는 PNP 트랜지스터, 상기 기준 전압 단자에 결합되는 에미터, 상기 PNP 트랜지스터의 콜렉터에 결합되는 베이스 및 상기 PNP 트랜지스터의 베이스에 결합되는 콜렉터를 구비하는 NPN 트랜지스터, 상기 고 전압 단자와 상기 PNP 트랜지스터의 상기 베이스 사이의 저항, 및 상기 기준 전압 단자와 상기 NPN 트랜지스터의 상기 베이스 사이의 저항을 포함하는 것을 특징으로 하는 ESD 보호 회로.
  11. 제3항에 있어서, 상기 제너 다이오드는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 것을 특징으로 하는 ESD 보호 회로.
  12. 제4항에 있어서, 상기 제너 다이오드는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 것을 특징으로 하는 ESD 보호 회로.
  13. 제9항에 있어서, 상기 제너 다이오드는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 것을 특징으로 하는 ESD 보호 회로.
  14. 제10항에 있어서, 상기 제너 다이오드는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 것을 특징으로 하는 ESD 보호 회로.
  15. 제2항에 있어서, 상기 항복 디바이스는, 상기 기준 전압 단자에 결합되는 게이트와 소스를 구비하며 상기 PNP 트랜지스터의 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로를 갖는 NMOS 디바이스인 것을 특징으로 하는 ESD 보호 회로.
  16. 제6항에 있어서, 상기 항복 디바이스는, 상기 기준 전압 단자에 결합되는 게이트와 소스를 구비하며 상기 PNP 트랜지스터의 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로를 갖는 NMOS 디바이스인 것을 특징으로 하는 ESD 보호 회로.
  17. 제2항에 있어서, 상기 항복 디바이스는, 상기 PNP 트랜지스터의 상기 게이트에 결합되는 게이트와 소스를 구비하며 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로를 갖는 PMOS 디바이스인 것을 특징으로 하는 ESD 보호 회로.
  18. 제6항에 있어서, 상기 항복 디바이스는, 상기 PNP 트랜지스터의 상기 게이트에 결합되는 게이트와 소스를 구비하며 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로를 갖는 PMOS 디바이스인 것을 특징으로 하는 ESD 보호 회로.
  19. 제2항에 있어서, 상기 항복 디바이스는, 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로 및 상기 고 전압 단자와 상기 기준 전압 단자의 사이에 결합되는 직렬 접속된 다이오드와 트랜지스터를 구비하는 NMOS 디바이스이며, 상기 NMOS 디바이스의 게이트는 상기 다이오드와 저항의 접합에 결합되는 것을 특징으로 하는 ESD 보호 회로.
  20. 제6항에 있어서, 상기 항복 디바이스는, 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로 및 상기 고 전압 단자와 상기 기준 전압 단자의 사이에 결합되는 직렬 접속된 다이오드와 트랜지스터를 구비하는 NMOS 디바이스이며, 상기 NMOS 디바이스의 게이트는 상기 다이오드와 저항의 접합에 결합되는 것을 특징으로 하는 ESD 보호 회로.
  21. 제2항에 있어서, 상기 항복 디바이스는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로를 갖는 NPN 트랜지스터인 것을 특징으로 하는 ESD 보호 회로.
  22. 제6항에 있어서, 상기 항복 디바이스는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로를 갖는 NPN 트랜지스터인 것을 특징으로 하는 ESD 보호 회로.
  23. 제2항에 있어서, 상기 항복 디바이스는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로 및 상기 기준 전압 단자에 결합되는 게이트를 갖는 NPN 트랜지스터인 것을 특징으로 하는 ESD 보호 회로.
  24. 제6항에 있어서, 상기 항복 디바이스는 상기 PNP 트랜지스터의 상기 베이스와 상기 기준 전압 단자의 사이에 결합되는 전류 경로 및 상기 기준 전압 단자에 결합되는 게이트를 갖는 NPN 트랜지스터인 것을 특징으로 하는 ESD 보호 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970015400A 1996-04-25 1997-04-24 고 전압 정전 방전 보호 회로 KR970072108A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1618596P 1996-04-25 1996-04-25
US60/016,185 1996-04-25

Publications (1)

Publication Number Publication Date
KR970072108A true KR970072108A (ko) 1997-11-07

Family

ID=21775828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015400A KR970072108A (ko) 1996-04-25 1997-04-24 고 전압 정전 방전 보호 회로

Country Status (3)

Country Link
EP (1) EP0803955A3 (ko)
JP (1) JPH1050494A (ko)
KR (1) KR970072108A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628493B1 (en) * 1999-04-15 2003-09-30 Texas Instruments Incorporated System and method for electrostatic discharge protection using lateral PNP or PMOS or both for substrate biasing
US6850397B2 (en) 2000-11-06 2005-02-01 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation
JP2004531047A (ja) 2000-11-06 2004-10-07 サーノフ コーポレイション 高速トリガリングのためのコンパクト内部寸法及び外部オンチップ・トリガリングを有するシリコン制御整流器静電放電保護デバイス
WO2002075891A1 (en) * 2001-03-16 2002-09-26 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7589944B2 (en) 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
WO2002075892A1 (en) 2001-03-16 2002-09-26 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
KR100441116B1 (ko) * 2001-07-21 2004-07-19 삼성전자주식회사 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로
JP4915040B2 (ja) * 2001-09-17 2012-04-11 ヤマハ株式会社 入力保護回路
EP1432035B1 (en) 2002-12-20 2018-07-25 IMEC vzw Device for electrostatic discharge protection
JP2004235199A (ja) * 2003-01-28 2004-08-19 Renesas Technology Corp 半導体装置
CN100536132C (zh) * 2005-06-20 2009-09-02 昂宝电子（上海）有限公司 对多种电压下的信号的静电放电保护系统与方法
CN101872967B (zh) * 2009-04-24 2013-10-16 深圳市科陆变频器有限公司 Igbt击穿保护电路
CN101826523B (zh) * 2010-04-14 2012-04-25 电子科技大学 一种栅控二极管触发的可控硅整流式静电释放保护电路结构
CN102544115B (zh) * 2012-03-15 2013-12-11 电子科技大学 一种低触发电压高镇流电阻的scr esd保护器件
JP2017112478A (ja) 2015-12-16 2017-06-22 セイコーエプソン株式会社 静電気保護回路、半導体集積回路装置、及び、電子機器
US11728381B2 (en) 2021-04-23 2023-08-15 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge (ESD) device with improved turn-on voltage
CN113380786B (zh) * 2021-08-11 2021-11-16 江苏应能微电子有限公司 集成逆导二极管的可控硅瞬态电压抑制保护器件结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400711A (en) * 1981-03-31 1983-08-23 Rca Corporation Integrated circuit protection device
US4939616A (en) * 1988-11-01 1990-07-03 Texas Instruments Incorporated Circuit structure with enhanced electrostatic discharge protection
US5274262A (en) * 1989-05-17 1993-12-28 David Sarnoff Research Center, Inc. SCR protection structure and circuit with reduced trigger voltage
US5182220A (en) * 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure
US5455436A (en) * 1994-05-19 1995-10-03 Industrial Technology Research Institute Protection circuit against electrostatic discharge using SCR structure

Also Published As

Publication number Publication date
EP0803955A3 (en) 1998-05-20
EP0803955A2 (en) 1997-10-29
JPH1050494A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
KR970072108A (ko) 고 전압 정전 방전 보호 회로
KR930005191A (ko) 상보형 금속 산화물 반도체(cmos)집적 회로용 정전방전보호
EP0845848A3 (en) I.C. power supply terminal protection clamp
TW362273B (en) Adjustable Bipolar SCR holding voltage for ESD protection circuits in high speed Bipolar/BiCMOS circuits
KR960012464A (ko) 트랜지스터 보호회로
JPS6118317A (ja) 過電圧サージから電子回路を保護する回路
KR910013720A (ko) 과전압보호회로
KR960032721A (ko) P 채널 mis 트랜지스터로 구현된 부하 저항을 갖는 입력 보호 회로
US4287436A (en) Electrical circuit for driving an inductive load
KR930020660A (ko) Esd 보호장치
US5986861A (en) Clamp
KR940006258A (ko) 반도체장치 및 고체촬상장치의 수평레지스터
KR830006987A (ko) 트랜지스터 보호회로
KR950026102A (ko) 입력 신호에 대한 향상된 응납 속도를 가진 전류 버퍼 회로
KR970072377A (ko) 보호 회로
JP2009302367A (ja) 半導体素子の静電保護回路
KR950021506A (ko) 반도체 장치
KR870008240A (ko) 기준 전압 회로
KR910016075A (ko) 공급 전원에서 공급되는 집적 회로의 입력을 과전압으로 부터 보호하기 위한 회로 장치
KR100373880B1 (ko) 전계효과에의해제어가능한반도체소자를정전방전으로부터보호하기위한장치
JPH11113169A (ja) 半導体回路の保護装置
KR900019372A (ko) 콜렉터에 공진 부하를 갖는 전력소자를 위한 집적구동회로 내의 바이폴라 트랜지스터의 브레이크다운 방지용 보호장치
EP0785576A3 (en) Circuit including protection means
KR0154824B1 (ko) 히스테리시스 특성을 갖는 전류제한 보호회로
KR960019691A (ko) 고전압 차단용 반도체 장치 및 고전압 차단 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid