PT93453A - Circuito de transistor monolitico integravel para a limitacao de tensoes elevadas temporarias negativas,por exemplo os chamados impulsos esd que aparecem devidos a descargas electrostaticas em condutores electricos - Google Patents

Description

Descrição referente à patente âe invenção de SIEMENS AKTIENGESELLSCHAFT; alemã, industrial e comercial, com sede em Wittelsbacherplatz 2, D-8000 Munique, República Federal Alemã, (inventores: Hans Kriedt e Andreas Dietze, residentes na Alemanha Ocidental) , para "CIRCUITO DE TRANSÍSTOR MONOLÍTICO INTEGRÁVEL PARA A LIMITAÇÃO DE TENSÕES ELEVADAS TEMPORÁRIAS NEGATIVAS, POR EXEMPLO OS CHAMADOS IMPULSOS ESD QUE APARECEM DEVIDOS A DESCARGAS ELECTROSTÃTICAS EM CONDUTORES ELÉCTRICOS":

DESCRIÇÃO A presente invenção refere-se a um circuito de transistor monolítico integrável de acordo com o preâm bulo da reivindicação 1, bem como a estruturas de semicondutores para a realização fácil de um tal circuito de transistor.

Da patente DE-OS 26 54 419 são conheoi dos circuitos para a limitação de tensão em condutores elêctri-cos, nos quais um trajecto susceptível de ser comandado, de um dispositivo semicondutor, em especial o trajecto colector-emis-sor de um transistor, ê colocado entre o condutor a proteger e o potencial de referência. A partir da entrada de comando do circuito semicondutor estão ligadas cadeias de díodos no sentido de bloqueio para o condutor a proteger ou para o potencial de referência. Para a protecção de tensões elevadas positivas no condutor a proteger, a cadeia de díodos respectiva ê ligada 1

no sentido de condução do condutor a proteger para a entrada de comando do circuito semicondutor/ determinando o numero de díodos a tensão máxima admissível. No caso de circuitos integrados tais cadeias de díodos devem evitar-se o mais possível, devido â grande área que ocupam. Além disso, o valor da tensão para a qual deve verificar-se a limitação de tensão s5 com imprecisão pode prever-se e a impedância com a qual um tal circuito carrega o condutor a proteger está sujeita a grandes dispersões e li mita consideravelmente a frequência dos sinais que podem ser processados.

Da patente DE-OS 31 25 198, em especial da Fig. 3, ê conhecido um circuito de transístor para a pro-tecção de condutores contra tensões elevadas positivas passagei_ ras, no qual o emissor de um transístor PNP estã ligado ao condutor a proteger, estando o colector deste transístor PNP ligado ao potencial de referência, a base deste transístor PNP liga da, através de um díodo polarizado no sentido de condução, ao potencial de referência e sendo excitado com a tensão do potencial de referência. A Fig. 2 da patente DE-OS 31 25 198 representa o mesmo circuito com um transistor NPN que ê ligado ao po tencial de alimentação positivo, protegendo portanto as tensões elevadas negativas passageiras. Quando o condutor a proteger estã ligado por exemplo a uma linha omnibus ou a uma porta de um sistema de dados ou a uma saída de uma antena, pode suceder que apareçam no condutor tensões do sinal e mesmo impulsos ESD, embora um circuito semicondutor a proteger e que contêm o circuito do transistor esteja fora de serviço. Neste caso, no entanto, um tal circuito de protecção de transistores conhecido da patente DE-OS 31 25 198 estã também fora de serviço, pois não existe nenhum potencial de referência.

Para a protecção de condutores electri cos contra tensões elevadas negativas passageiras deu bons resultados a utilização de díodos de substrato. Os díodos de subjs trato, que não sõ podem derivar as correntes apropriadas como também apresentam uma pequena resistência, carregam um condutor a proteger com uma capacidade que ê usualmente maior que 1 pF. • Um circuito de protecção das tensões elevadas negativas conheci_ 2

do da patente DE-OS 33 01 800 possui melhores características âs altas frequências. Um tal circuito de protecção e constituído por dois transístores complementares, cujos elêctrodos das bases estão ligados entre si, estando o emissor do transístor NPN ligado com a entrada do sinal do circuito a proteger e o seu colector ligado ao terminal para o potencial de referência, estando o emissor e o colector do transistor PNP ligados em con junto a um potencial fixo. Um tal circuito carrega a linha a proteger com uma capacidade adicional de cerca de 1 pF. Mas quanto na linha a proteger deve transmitir-se um sinal de alta frequência, não pode admitir-se em muitos casos uma capacidade adicional de 1 pF como carga. A presente invenção tem por objecto proporcionar um circuito de transistor integrado monolítico para a limitação de tensões elevadas negativas passageiras em con dutores elêctricos, que carregam esses condutores a proteger com uma carga capacitiva muito pequena, de modo que se torna possível a transmissão de sinais de alta frequência nesses condutores.

Segundo a presente invenção, o problema resolve-se por meio de um circuito de transistor de acordo com a reivindicação.

Descreve-se a seguir com mais pormenores a construção e o modo de funcionamento de um circuito de transistor integrado monolítico, com referência ao exemplo de realização ilustrado na figura. A figura mostra um esquema de um circuito de transistor segundo a presente invenção para protecção do condutor (Ll) que estã ligado com o emissor de um transistor NPN (Tl). O colector do transistor NPN (Tl) está ligado ao potencial de alimentação positivo (Ul), o terminal de ligação da base do transistor NPN (Tl) estã ligado ao cátodo de um díodo de substrato (Ds) e o ânodo deste díodo (Ds) estã ligado ao potencial de referência da massa. Ha então que ter em atenção que o díodo de substrato ê realizado por meio de uma zona de e-. pitaxia o menor possível. 3

Claims (1)

1. Usualmente um tal díodo de substrato ê constituído a partir de uma zona de epitaxia com impurezas N, no substrato com impurezas P, envolvida por uma moldura de isolamento, prevendo-se uma ãrea com elevada percentagem de impure zas com o mesmo tipo de condutividade que a referida zona. Esta ãrea com elevada percentagem de contaminação pode ser de penetração relativamente pequena, mas podem também atingir o substrato. Pela utilização de um díodo de substra to com dimensões correspondentemente pequenas, obtêm-se um circuito de transístor segundo a presente invenção que, realizado numa tecnologia bipolar média, carrega o condutor a proteger com uma capacidade adicional menor que 0,1 pF. Nos circuitos segundo a presente inven ção, o condutor (Ll) ê carregado com uma capacidade adicional constituída pela ligação em serie da capacidade da camada de bloqueio base-emissor do transístor NPN (Tl) e da capacidade da camada de bloqueio do díodo do substrato (Ds). A capacidade de substrato (Ds) determina portanto decisivamente a carga capaci-tiva adicional do condutor elictrico (Ll). Se em vez do díodo de substrato (Ds), se previsse, como na patente DE-OS 33 01 800 um transístor, então a sua capacidade seria consideravelmente maior devido à superfície consideravelmente maior da zona de e-pitaxia. A zona de epitaxia de um díodo de subs trato (Ds) nos circuitos segundo a presente invenção apenas tem de conduzir a corrente de base do transístor NPN (Tl), de modo que a resistência deste díodo de substrato não é crítica. REIVINDICAÇÕES a - 1 Circuito de transístor monolítico inte 4 grãvel para a limitação de tensões elevadas temporárias negativas num condutor elêctrico (Ll), estando o terminal de ligação do emissor de um transístor NPN (Tl) ligado com o condutor elêc trico (Ll), estando o terminal de ligação do colector deste transístor NPN (Tl) ligado a um potencial de alimentação (Ul) e estando este transístor NPN (Tl) condutor apenas quando fôr ultrapassado um valor de limiar de potencial negativo prê-deter-minado relativamente ao potencial de referência (massa), carac-terizado por o terminal de ligação da base do transístor NPN (Tl) estar ligado ao terminal de ligação do cátodo de um díodo (Ds), por o terminal de ligação do ânodo deste díodo (Ds) estar ligado a um potencial de referência (massa) e por o díodo (Ds) ser realizado por um díodo do substrato. A requerente reivindica a prioridade do pedido de patente europeia apresentado em 16 de Março de 19-§9 sob o No. 89 104712.8.

   5