PT93454A - Circuito integrado monolitico de transistor para limitacao de tencoes positivas elevadas transitorias, tais como os chamados impulsos esd provocados por descargas electrostaticas em condutores electricos - Google Patents

Description

Descrição referente à patente de invenção de SIEMENS AKTIENGESELLSCHAFT alemã, industrial e comercial, com sede em Wittelsbacherplatz 2, D-8000 Munique, República Federal Alemã, (inventores: Hans Kriedt e Heinz Zietemann, residentes na Alemanha Ocidental), para “CIRCUITO INTEGRADO MONOLÍTICO DE TRANSÍSTOR PARA A LIMITAÇÃO DE TENSÕES POSITIVAS ELEVADAS TRANSITÓRIAS TAIS COMO OS CHAMADOS IMPULSOS ESP PROVOCADOS POR DESCARGAS ELECTROSTÃTICAS EM CONDUTORES ELÉCTRICOS".

DESCRIÇÃO A presente invenção refere-se a um circuito de transístor integrável monolítico de acordo com a preâmbulo da reivindicação 1, bem como as estruturas de semicondutores para a realização fácil de tais circuitos de transístor.

Da patente DE-OS 26 54 419 são conhecidos sistemas de circuitos para a limitação de tensão em condutores eléctricos, nos quais um trajecto comandável de um dispositivo semicondutor, em especial o trajecto colector-emissor de um transístor, está colocado entre o condutor a proteger e o potencial de referência. Da entrada de comando do dispositivo semicondutor estão ligadas cadeias de díodos respectivamente no sen- - 1 -

tido de bloqueio para o condutor a proteger ou, respectivamen-te, para o potencial de referência. Para a protecção de tensões positivas elevadas no condutor a proteger comanda-se a cadeia de díodos correspondente para o sentido de passagem do condutor a proteger para a entrada de comando do dispositivo semicondutor, sendo o número de díodos determinado pela tensão admissível máxima. Nos circuitos integrados, tais cadeias de díodos devem no entanto evitar-se, tanto quanto possível, devido à grande área que exigem. Além disso, só com grande imprecisão pode pré-determinar-se o valor da tensão para o qual deve verificar-se a limitação da tensão e a impedância com que um tal circuito carrega o condutor o proteger é sujeita a grandes dispersões e limita consideravelmente a frequências dos sinais a processar.

Da patente DE-OS 31 25 198, em especial na fig. 3, é conhecido um circuito de transístor para a protecção de condutores eléctricos contra tensões elevadas positivas transitórias, sendo o emissor de um transístor NPN ligado ao condutor a proteger, sendo o colector deste transístor PNP ligado ao potencial de referência, sendo o terminal de ligação da base deste transístor PNP ligado através de um díodo, polarizado no sentido da condução, ao potencial de referência e tem aplicada uma tensão de referência. Quando o condutor a proteger está por exemplo ligado a uma linha omnibus ou a uma porta de um sistema de dados, pode então suceder que apareçam no condutor tensões de sinal e mesmo impulsos ESD, embora um circuito de semicondutores contendo a proteger e contendo o circuito de protecção do transístor esteja fora de serviço. Mas neste caso um tal circuito de protecção de transístor conhecido da patente DE-OS 31 25 198 está igualmente fora de serviço, visto que não existe qualquer tensão de referência.

Para a protecção de condutores eléctricos contra tensões elevadas negativas transitórias recomenda-se o emprego de díodos de substrato. Melhores características às 2

altas frequências apresenta um circuito de protecção conhecido da patente DE-OS 33 01 800 para a protecção contra tensões negativas. 0 objecto da presente invenção consiste na preparação de um circuito de transístor de realização fácil para a limitação de tensões positivas elevadas transitórias num condutor eléctrico, que funciona independentemente da existência de uma tensão de alimentação.

Este problema resolve-se, segundo a presente invenção, por meio de um circuito de transístor de acordo com a reivindicação 1.

As reivindicações secundárias têm como objecto formas de realização vantajosas da presente invenção. A construção e o modo de funcionamento de um circuito de transístor monolítico integrável vão ser descritos a seguir com referência aos desenhos anexos, cujas figuras representam: A fig. 1, o esquema de um circuito de transístor segundo a presente invenção; e A fig. 2, em perspectiva, uma possibilidade simples de realização de um circuito de transístor segundo a presente invenção. A fig. 1 representa um condutor (Ll) que está ligado com o emissor de um transístor PNP (Tl), bem como um terminal de ligação de um condensador (Cl) e uma resistência, em especial de valor elevado (Rl). Os outros terminais desta resistência (Rl) e deste condensador (Cl) estão ligados conjuntamente ao terminal de ligação da base do transístor (Tl) e, através de um condensador (C2), ao potencial de referência. 0 colector de um transístor PNP (Tl) está igualmente * ligado ao potencial de referência. Se ao condutor (Ll) for t 3

aplicado um sinal usual, então é aplicada uma tensão de nível médio deste sinal, através da resistência de valor elevado (Rl) ao terminal de ligação de base do transístor PNP (Tl). 0 primeiro condensador (Cl) e o segundo condensador (C2) formam, entre o condutor (Ll) e a massa ao potencial de referência, um divisor de tensão capacitivo, levando-se, em função da relação entre os valores das suas capacidades, uma rápida variação de tensão ao condutor (Ll) do transístor PNP (Tl). Se for fornecido ao ponto de contacto um impulso ESD positivo, a tensão divide-se de acordo com a relação das capacidades C1/C2. Se neste caso houver uma queda de tensão no condensador (Cl) maior do que a tensão de limiar do transístor (Tl), este transístor PNP (Tl) torna-se condutor, limitando-se assim o nível de tensão no condutor (Ll). A resistência (Rl) deve ser escolhida de modo tal que uma corrente de bloqueio que eventualmente se estabeleça, a qual pode ser devida ao condensador (C2), em especial, mas também a uma outra estrutura de semicondutor, possa ser evacuada com segurança de modo tal que o transístor PNP (Tl) não possa, no serviço normal, isto é, sem a presença de uma tensão elevada limitadora, tornar-se condutor. A capacidade parasita provocada, entre outras coisas, pelo circuito de transístor para a limitação das tensões elevadas positivas transitórias, com a qual se carrega o condutor (Ll), deve manter-se o menos possível e o mais constante possível, em especial quando se pretender transmitir por meio deste condutor (Ll) sinais de frequências elevadas. Mediante uma escolha apropriada da resistência (Rl), garante-se que seja aplicada na base do transístor PNP, e portanto no segundo condensador (C2), uma tensão pré-determinada no condutor (Ll ) em relação ao potencial de referência. No caso de o segundo condensador (C2) ser realizado sob a forma de um condensador de camada de bloqueio, uma subida da tensão no condutor (Ll) conduz a uma subida da tensão de bloqueio e portanto a uma diminuição da segunda capacidade (C2). Neste caso, o condutor (Ll) 4

é carregado com uma carga capacitiva menor, no caso de existir um sinal cujo nível é positivo em relação ao potencial de referência, do que seria sem o sinal. A carga capacitiva parasita do condutor (Ll) por um circuito de transístor segundo a presente invenção para a limitação de uma tensão elevada positiva transitória é constituída, em serviço normal, essencialmente pela ligação em paralelo da capacidade emissor-colector do transístor PNP (Tl) bloqueado e um circuito capacitivo em série formado pela primeira capacidade (Cl) e a segunda capacidade (C2). As alterações da segunda capacidade (C2) não têm como consequência portanto, no caso de uma escolha apropriada dos valores das capacidades, qualquer variação da carga capacitiva do condutor (Ll). 0 inverso da constante de tempo que resulta da ligação em paralelo dos condensadores (Cl) e (C2) e da resistência (Rl), deva portanto ser notavelmente inferior à frequência útil transmitida pelo condutor (Ll). Para sinais de alta tensão que sobem de maneira relativamente rápida, por exemplo os chamados sinais transitórios ou impulsos EMD, a constante de tempo deste circuito em paralelo não é determinante, pois estas variações, desde que se escolham convenientemente as capacidades (Cl) e (C2) são transmitidas através do circuito em série de (Cl) e (C2), como divisor de tensão capacitivo, à base do transístor PNP (Tl) tornando-se condutor.

Usualmente, os condutores eléctricos, tais como, por exemplo, os trajectos condutores ou zonas de contacto nos circuitos de comutação monolíticos integrados, estão separados por uma camada isolante, por exemplo uma camada de óxido, uma camada de nitreto de plasma ou de uma camada de poliimida, de uma camada condutora do semicondutor. Uma tal configuração representa um condensador de placas, um de cujos eléctricos é formado pelo trajecto condutor ou pela zona de contacto que, devido à sua maior área, conduz a uma maior valor da capacidade, sendo o outro eléctrodo a camada de semicondutor subjacente, e o dieléctrico realizado pela camada de 5

isolamento.

Em especial por baixo das zonas de contac-tp dos circuitos monolíticos integrados, prevêm-se usualmente tinas epitaxiais, porque por baixo das zonas de contacto, que estio separadas apenas por uma camada de isolamento do substrato, podem aparecer soluções de continuidade do substrato ou fissuras no substrato devidas ao calor e à pressão que resultam do estabelecimento do contacto.

Se, para a realização do primeiro condensador (Cl), se previr como eléctrodo do condensador do lado do condutor (Ll) a proteger a zona de contacto e como segundo eléctrodo do condensador uma camada epitaxial EPI, que forma uma tina, separada da zona de contacto por uma camada e isolamento PXI, limitada na sua extensão lateral por uma moldura iso-lante constituida por material semicondutor com elevada percentagem de impurezas ou de óxido do semicondutor (IFR), então pode ajustar-se bem o valor da capacidade do condensador daí resultante em função do material e da espessura do dieléctrico 0X1 e pela área da superfície activa entre a zona de contacto e a tina de epitaxia.

Para a realização da resistência (Rl) pode utilizar-se, tendo em conta as relações geométricas apropriadas e a percentagem de impurezas, um material semicondutor com impurezas, como por exemplo o material semicondutor com baixa percentagem de impurezas anterior de uma tina epitaxial EPI. Para estabelecer o contacto de uma tina de epitaxia (EPI) com impurezas N com um condutor separado desta por uma camada isolante (0X1) e evitar díodo de Schottky parasita, é usual interromper parcialmente a camada isolante (0X1) e introduzir na zona de contacto assim formada zona N + , especialmente separada, e com elevada percentagem de impurezas, do mesmo tipo de condutivida-de. Para o ajustamento mais fácil do valor da resistência, a camada epitaxial (EPI), que constitui a tina epitaxial colocada * por baixo da zona de contacto, pode ser continuada sob a forma t - 6 - st.

de um canal (CH)t estando o ponto de estabelecimento do contacto do condutor (Ll) a proteger com a camada epitaxial (EPl) colocado o mais afastado possível desta tina epitaxial, e podendo o valor da resistência ser ajustado em função da resistência específica da camada epitaxial (EPI), da secção transversal do canal (CH) e do comprimento do canal (CH) ou da posição do referido ponto de estabelecimento do contacto (N+) entre o condutor (Ll) e a camada epitaxial. 0 substrato (SUB) está, nos circuitos semicondutores, usualmente ao potencial de referência. Portanto, resulta, no caso de uma tina epitaxial (EPl) com impurezas N colocada no substrato P, uma transição PN do potencial de referência para a camada epitaxial (EPI). Entre a camada epitaxial (EPI) e o substrato (SUB) existe portanto uma camada de bloqueio com a sua capacidade de camada de bloqueio que é função da tensão de bloqueio. Além disso, a tina epitaxial (EPI) forma com a moldura isolante (IFR) que a limita lateralmente uma capacidade. Uma tina epitaxial (EPI) com impurezas N forma portanto com o substrato P (SUBS) e a moldura isolante (IFR) uma capacidade em relação ao potencial de referência que pode prever-se como segunda capacidade (C2) segundo a presente invenção . A fig. 2 representa uma forma de realização particularmente favorável de um circuito de transístor segundo a presente invenção. 0 condutor (Ll), uma camada condutora, forma uma zona de contacto com uma área relativamente grande bem como um trajecto condutor mais estreito. Na fig. 2 apenas estão representadas as partes necessárias para um circuito de transístor segundo a presente invenção. 0 condutor (Ll) está separado por uma camada isolante (0X1) de uma camada epitaxial particular, com impurezas N. Esta camada epitaxial (EPl) está colocada sobre um substrato (SUB) semicondutor com . impurezas P e isolada lateralmente por uma moldura isolante 7

(IFR). A camada isolante (0X1) está interrompida em dois pontos que não estão directamente na zona de contacto e portanto, numa operação de ligação, não são carregadas tão intensamente relativamente à temperatura e à pressão. Na zona de uma das interrupções da camada isolante (0X1) está colocada uma zona P limitada, do mesmo tipo de condutividade que o substrato (SUB) e colocada de modo tal que está em contacto quer com o condutor (Ll), quer com a camada epitaxial (EPI). Esta zona forma o emissor de um transístor PNP num circuito segundo a presente invenção. Na zona da outra interrupção da camada isolante (0X1), que está colocada na extremidade oposta à zona de contacto de um canal (CH) que forma a camada epitaxial (EPI) está uma zona limitada (N+) do mesmo tipo de condutividade que a camada epitaxial (EPI), mas com uma percentagem de impurezas consideravelmente maior que esta e colocada de modo tal que está em contacto, quer com o condutor (Ll), quer com a camada epitaxial (EPI). Esta zona com elevada percentagem de impurezas destina--se a obter um contacto bom e definido entre a camada epitaxial (EPI) e o condutor (Ll). Como já foi descrito, o condutor (Ll) forma com a camada isolante (0X1), como dieléctrico, e a camada epitaxial (EPI), o primeiro condensador (Cl) de um circuito segundo a presente invenção. A zona limitada (P) forma com o substrato (SUB) e a camada epitaxial (EPI) o transístor PNP (Tl). A camada epitaxial, em especial no canal (CH) limitado lateralmente, a resistência (Rl) e o condensador da capacidade da camada de bloqueio entre a camada epitaxial (EPI) e o substrato (SUB) ou a moldura isolante (IFR), serve para a realização do segundo condensador (C2).

Particularmente favorável neste tipo de realização de um circuito de transístor segundo a presente invenção é que não se torna necessária qualquer área adicional na pastilha e que podem ajustar-se com a precisão necessária os valores da resistência e das capacidades. 8

Claims (1)

1. REIVINDICAÇÕES - lã - Circuito integrado monólitico de transístor para a limitação de tensões positivas elevadas transitórias num condutor eléctrico (Ll), no qual o terminal de ligação de emissor de um transístor PNP (Tl) está ligado com o condutor eléctrico (Ll), estando o terminal de ligação de colector deste transistor PNP (Tl) ligado a um potencial de referência (massa)e estando este transistor PNP (Tl) condutor apenas quando for ultrapassado um valor de limiar de potencial positivo pré-determinado relativamente ao potencial de referência (massa caracterizado por o terminal de ligação de base do transistor PNP (Tl) estar ligado ao condutor eléctrico (Ll) através de um circuito em paralelo de uma resistência de valor elevado (Rl) e um primeiro condensador (Cl) e por o terminal de ligação de base do transistor PNP (Tl) estar ligado ao potencial de referência (massa) através de um segundo condensador (C2). - 2ã - Circuito de transistor de acordo com a reivindicação 1, caracterizado por o segundo condensador (C2) ser realizado pela capacidade da camada de bloqueio de uma transição PN. - 3ã - Circuito de transistor de acordo com qualquer das reivindicações anteriores, caracterizado por o primeiro condensador (Cl) ser realizado por um condensador de placas formado pelo condutor eléctrico (Ll), uma camada de isolamento (0X1) e uma camada de semicondutor (EPI). 9

   Circuito de transístor de acordo com qualquer das reivindicações anteriores, caracterizado por o transístor PNP (Tl) ser realizado por um substrato (SUB) com impurezas do tipo P, a que está aplicado o potencial de referência, uma tina epitaxial (EPI) com impurezas de tipo N, colocada sobre o substrato (SUB), e uma zona (P) com impurezas do tipo P, limitada, colocada na tina epitaxial (EPI) e ligada com o condutor electrico (Ll). - 5ã - Circuito de transístor de acordo com a reivindicação 4, caracterizado por se prever como material resistivo para a realização da resistência de valor elevado (Rl) uma camada epitaxial (EPI). - 6ã - Circuito de transístor de acordo com a reivindicação 5, caracterizado por o condutor (Ll) contactar com a camada epitaxial (EPI) numa posição (N+) limitada na sua dilatação superficial, por esta posição de contacto (N+) apresentar uma dada distância à zona da camada epitaxial (EPI) que funciona como base do transístor PNP (Tl) vertical e a camada epitaxial (EPI) formar entre a posição de contacto (N+) da camada epitaxial (EPI) e a zona que funciona como base do transístor PNP vertical, a resistência (Rl) de valor elevado . A requerente reivindica a prioridade do pedido de patente europeia apresentado em 16 de Março de 1989, sob o n2 89104711.0. 10 Lisboa, 15 de Março de 1990

   11