JPH03154374A - 集積回路の入力端保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力端と基準電位との間に接続され、抵抗を
備えた少なくとも１つのトランジスタを有し、そのコレ
クタが前記入力端に接続され、そのベースが前記抵抗を
介してそのエミッタと共に基準電位に接続され、コレク
タが第１導電形の半導体基板内に第２導電形の埋込み形
コレクタとして形成され、ベースが第１導電形の少なく
とも１つのドーピング領域によって形成されてベース端
子を設けられ、エミッタが第２導電形のドーピング領域
によって形成されてエミッタ端子を設けられた集積回路
の入力端保護構造に関する。

〔従来の技術〕

集積回路は静電放電に対して確実に保護される必要があ
る。この種の静電放電に関するメカニズムはドイツ連邦
共和国特許出願公開第３６１６３９４号明細書に記載さ
れている。それによれば、入力端と基準電位との間に接
続されたｎｐｎ）ランジスタから構成され、そのベース
が抵抗を介して結合（短絡）されて基準電位（特にアー
ス）に接続された特にバイポーラ集積回路の入力端保護
構造が公知となっている。

半導体基板内にこのような保護構造を技術的に実現する
ためには、半導体基板の表面におけるエピタキシャル層
内に通常のバイポーラトランジスタが設けられ、このト
ランジスタのコレクタは通常の方法で高オーミツクエピ
タキシャル層によって形成され、・ベースおよびエミッ
タはエピタキシャル層内の２つの対応する拡散領域によ
って形成される０通常の構成のトランジスタにおいては
、電荷キャリヤ密度が高められるために装置表面の近傍
に表面早期ブレークダウンが生じ、これによって保護構
造のＥＳＤ負荷耐量が低減させられ得る。

上述した種類の他の入力端保護構造はヨーロッパ特許出
願第８９１１１７６７．３号明細書に記載されている。

しかしながら、この入力端保護構造は、エピタキシャル
層の厚みが大きくかつ拡散領域によって隣接デバイス間
の絶縁を図るバイポーラ集積回路においてのみを利に実
現されるという特殊な条件を有する。

〔発明が解決しようとする課題〕

本発明は、酸化領域によって隣接デバイス間の絶縁を図
るバイポーラ集積回路において製造が節単になると共に
信鯨できる保護を保証する上述した種類の入力端保護構
造を提供することを課題とする。

〔課題を解決するための手段〕

このような課題は、本発明によれば、冒頭で述べた種類
の入力端保護構造において、抵抗が第１導電形の少なく
とも１つの別のドーピング領域によって形成され、この
別のドーピング傾城がエミッタ端子だけを介してエミッ
タに接続され、かつベース端子だけを介してベースに接
続されるようにすることによって解決される。

本発明の他の構成は請求項２以降に記載されている。

〔実施例〕

次に、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は抵抗を備えたトランジスタと２個の集積ダイオ
ードとの形を存する入力端保護構造の等価回路面、第２
図および第３図は半導体装置において第１図の入力端保
護構造を実現するためのそれぞれ異なる実施例を示す概
略図である。

第２図および第３図は後方へ向かう付加的斜視平面図を
備えた入力端保護構造の中央断面図を示し、前方へ向か
って対称的に延長することにより完全な入力端保護構造
が得られる。

第１図によれば、集積回路、特にバイポーラ集積回路の
入力端１と、基準電位２、特にアースとの間には、ベー
ス１６とエミッタ１９との間を抵抗１６ａを介して結合
した上述の結合部とコレクタ１１．１２とを備えたトラ
ンジスタ３と、２個の集積ダイオード４．５とによって
形成された保護構造が設けられている。特にトランジス
タ３のコレクタ１１．１２は入力端１に接続され、エミ
ッタ１９と抵抗１６ａとの間の接続点は基準電位２に接
続されている９両集積ダイオード４．５は同様に入力端
１と基準電位２との間に接続され、第１ダイオード４は
トランジスタ３のエミッタ・コレクタ区間に対して並列
に直接接続されている。

第１図に示されているトランジスタ３とダイオード４．
５との接続極性に基づいて、この保護構造は両極性の静
電放電に対して動作する。

第１図における特にトランジスタ３の符号および抵抗１
６ａによるその配線は、以下において説明し第１実施例
による保護構造を実現している半導体装置を示した第２
図の符号と一致している。

第２図に示された半導体装置の保護構造は、以下におい
ては製造時の概略的なプロセス順序に基づいて説明され
る。

第２図に示された半導体装置の製造出発点は、第１導電
形、特にＰ２１！電形の半導体基板１０である。この半
導体装置においては、従来の方法で、例えば次に温度工
程を有するインプランテーシジンによって、先ず逆の第
２導電形、即ちこの例ではｎ導電形の特に高ドーピング
領域が拡散形成され、この高ドーピング領域によって次
の製造工程により埋込みｊＷｅｌｆ域１１が形成される
。保護構造を囲んで後で形成される絶縁枠の機能を改善
するために、良く知られているように所謂チャネル・ス
トッパー領域１４が埋込み層領域１１の外に作られる。

チャネル・ストッパー領域１４は第１導電形を有する０
次に通常の方法で第２導電形のエピタキシャル層１２が
全表面上に設けられる。

一方で保ｒ！！構造相互間の異なった部分の絶縁を行う
ために、他方で半導体装置の隣接領域の全構造の絶縁を
行うために、特に従来のＬ’０ＣＯ３技術が適用される
。この種の絶縁技術はウィドマン（Ｄ、Ｗｔ　ｄｍａ　
ｎｎ）、？−ラー（Ｈ，Ｍａｈｒｅｒ）、　　フリード
リヒ（ＨｏＦｒｉｅｄｒｉｃｈ）著“高集積回路技術（
Ｔｅｃｈｎｏｌｏｇｉｅ　　ｈｏｃｈｉｎｔｅｇｒｉｅ
ｒｔｅｒ　　Ｓｃｈａｌｔｕｎｇｅｎ）”　　（Ｓｐｒ
ｉｎｇｅｒ社、１９８８年出版１第６７頁〜第７２頁）
に説明されている０図示されていない適宜のマスクが設
けられ、このマスクの助けによってまずエピタキシャル
１１１２内にこのエピタキシャル層の層厚みのほぼ半分
の深さの窪みがエツチング形成され、次にこの個所が局
部的に酸化される。その際特に平坦平面を有する酸化領
域１５．１５ａ、１５ｂを形成するためにＬＯＧＯ３技
術が使用される。または、前記文献の同一個所の第７８
頁に記載されているように、同様に酸化領域１５．１５
ａＳ１５ｂを形成する溝絶縁技術を使用してもよい、酸
化領域１５．１５ａ、１５ｂは少なくともエピタキシャ
ル層１２の厚みを有するように形成され、それゆえ半導
体装置において酸化領域１５．１５ａ、１５ｂによりて
覆われる個所ではエピタキシャル層１２はこの酸化領域
１５．１５ａ、１５ｂにより完全に中断される。このこ
とはチャネル・ストッパー領域１４がデバイス相互間の
完全な絶縁を行う場合には当てはまらない、酸化領域１
５はこのようにして入力端保護構造を囲むより一層完全
化される絶縁枠の一部分を形成する。酸化領域１５ａ、
、１５ｂは特にエピタキシャル層１２を通って下側に位
置する埋込み層領域１１内にまで達している。

埋込み層ｗＩ域１！と形成すべき端子との低オーミツク
ボンディングを行うために、この例ではｎ導電形を有す
る高ドーピング領域１３がエピタキシャル層１２を通っ
て埋込み層領域ｌｌ内に拡散形成される。このコンタク
ト領域１３が酸化領域１５．１５ａを通って側部に画成
されるように、このコンタクト領域１３を形成すると有
利である。

この例ではｎドーピングされたエピタキシ＋１１層１２
内には、今、第１導電形つまりこの例ではｐ導電形を有
する領域１６．１６ａが拡散形成され、この領域１６．
１６ａは特に低ドーピングされる。半導体基板１００表
面つまりエピタキシャルＪ１ｉ１２の表面では、領域１
６．１６ａは少なくとも酸化領域１５ｂによって互いに
絶縁される。

領域１６．１６ａの高い層抵抗に基づいて、ドーピング
は全面に亘って即ちマスクを使用することなく行うこと
ができ、その際高ドーピングコンタクト領域１３が特に
変化させられることはない。

領域１６内には金高ドーピング部分領域１７、ならびに
、領域１６．１６ａと同じ導電形つまりこの例ではｐ導
電形を有し領域１６ａ内にドーピングされた高ドーピン
グ部分領域１７ａ、１７ｂが同時に拡散形成される。そ
の際領域１７は領域１６の後述するコンタクト領域とし
て使われ、同様に領域１７ａ、１７ｂは領域１６ａのコ
ンタクト領域として使われる。

次に、領域１６内には第２導電形つまりこの例ではｎＪ
ｌｔ形の領域１９が拡散形成され、その深さはこの領域
１９が弱ドーピング領域１６によってエピタキシャル層
１２から分離されるように定められる。最後に、この時
点で半導体装置の全表面上に設けられるかまたは拡散プ
ロセスの前述した温度工程の際に既に作成される酸化シ
リコン製絶縁層１８が構造化され、それによってコンタ
クト領域１３．１７．１７ａ、１７ｂおよび領域１９が
接続可能となる。上述した領域には導体路２０．２１−
１２２．２３が端子として設けられ、導体路２０は入力
端】に接続され、導体路２２は基準電位２に接続される
（図示されていない）、導体路２２は領域１９をコンタ
クト領域１７ｂに接続し、導体路２３はコンタクト領域
１７．１７ａ相互を接続する。導体路２１は領域１６．
１７内の電位分布の均一化を図るためだけに使われ、外
部に対しては電気的に接合されない。

酸化領域１５の上に位置する絶縁膜１８の一部分は入力
端保護構造を囲む上述した絶縁枠１５．１８を完全化す
る。

上述した領域構造に基づいて、第２図の半導体装置内に
は、第１図のｎｐｎ）ランジスタ３が、コレクタがエピ
タキシャル層１２を備えた埋込み層領域１１によって、
ベースが領域１６によって、エミッタが領域１９によっ
てそれぞれ形成されることにより、形成される。その際
、領域１３はコレクタ・コンタクト領域を形成し、領域
１７はベース・コンタクト領域を形成する。トランジス
タはコレクタ端子としての導体路２０を介してそのコレ
クタ１１１２が入力端ｌに接続され、エミッタ端子とし
ての導体路２２を介してそのエミッタ１９が基準電位に
接続される。

本発明によれば、第１図の抵抗１６ａは弱ドーピング領
域１６ａによって実現され、この抵抗１６ａはコンタク
ト領域１７ａとベース端子として作用する導体路２３と
を介してベース・コンタクト領域１７、従ってベースに
接続され、また、コンタクト領域１７ｂとエミッタ端子
として作用する導体路２２とを介してエミッタ１９に接
続される。これらの導体路２２．２３から見ると、抵抗
１６ａは酸化領域１５．１５ｂと絶縁膜１８の一部分と
によってベース１６とエミッタ１９とから絶縁されてお
り、拡散領域１６ａの下側に位置するエピタキシャル層
１２の一部分によって埋込み層領域１１と共に第１図の
ダイオード４となる集積ダイオードを形成する。

既に述べたように、第２図の入力端保護構造は図示した
断面線から前方へ向けて対称形成することによって完全
化される。従って、完全な入力端保護構造は抵抗１６ａ
に対して並列に接続された別の抵抗を有している、即ち
、第１図に図示された抵抗１６ａは半導体装置において
は２個の並列接続された抵抗によって実現されている。

このことは入力端保１構造の後述する電気的特性に関し
て有利である。

第１図における第１集積ダイオード４は第２図の半導体
装置においては領域１６ａと埋込み層領域１１を含んだ
エピタキシャル層１２の下側に位置する部分とによって
形成される。この第１ダイオード４は従って抵抗１６ａ
およびコレクタ・ベース接合に対して並列に、つまりト
ランジスタのエミッタ・コレクタ区間に対して並列に接
続されており、そしてトランジスタ領域から十分に分離
されているエピタキシャル層１２の一部分内に配置され
ている。第２集積ダイオード５は半導体基板１０と埋込
み層領域１１とによって形成され、その場合半導体基板
１０は基準電位２に接続することができる（図示されて
いない）。

第３図は本発明の第２実施例を示し、第２図と同じ符号
が付されている。この第２実施例は両ベース・コンタク
ト領域１７の一方を省略し、抵抗１６ａをエミッタ１９
に接続するエミッタ端子２２を配設し、抵抗１６ａをベ
ース・コンタクト領域１７、従ってベース１６に接続す
るベース端子２３を配設した点で第１実施例とは異なっ
ていることがわかる。第３図の保護構造の他の構成およ
び製造上のプロセスは第２図の保護構造と同じである。

特にこの第２実施例は第１図の等傷口路面に相当する。

入力端１におけるａｍ電圧パルス一方では順方向に接続
された第２保護ダイオード５を通って排出される。かか
る負電圧パルスは他方では第１保護ダイオード４のアー
ス端子を表すエミッタ端子２２を介して基準電位２に排
出される。第１ダイオード４は順方向に極性化されてい
る。保護構造はこの実施例においては逆トランジスタ領
域で動作し、敏感なベース・エミッタ接合は阻止方向に
極性化されている。エピタキシャル層１２の分離部分に
おける第１ダイオード４の端子は、トランジスタ３のエ
ミッタ・ベース領域から酸化絶縁層１５ｂによって十分
に分離されて、電界強度分布および電流分布の均一化を
図りかつこのベース・エミッタ接合の敏感な側部領域を
保護する。

正電圧パルスはコレクタ・ベース接合を阻止方簡に、ベ
ース・エミッタ接合を順方向に加える。

ｕ　ｃｘｅブレークダウンが生じることになる。しかし
なから、抵抗１６ａを介してベース１６から電流路が形
成され得、保護構造は通常のトランジスタ動作に移行す
る＊　ＵＣｔＤブレークダウンは抵抗１６ａを通ってＵ
　ｃ！、ブレークダウンに移行する。

エピタキシャル層１２の分離部分においてエミッタ１９
とコレクタ１１．１２との間に接続された第１集積ダイ
オード４はこの実施例においても同様に正であることが
わかる。ｎｐｎ）ランジスタ３のコレクタ・ベース接合
および第１ダイオード４は阻止方向に極性化される。正
入力パルスは両阻止膜上に生じ、コレクタ・ベース接合
の、コレクタ端子２０に対向して位置する側部領域が過
負荷を受けることは回避され、均一な電界強度分布が得
られる。保護構造は、並列に位置するデバイスが破壊さ
れ得る前に、短い導通時間により電圧パルスを誘導する
。敏感なベース・エミッタ接合を順方向に極性化するこ
とはさらにデバイスの負荷耐量を高めることを保証する
。

〔発明の効果〕

コレクタ、ベースおよびエミッタの端子およびコンタク
ト領域の配設によって、エミッタ・ベース接合の、コレ
クタ端子２０に対向して位置する側部領域における電流
密度が大きくなり過ぎることが妨げられる。この利点は
特に第２図の第１実施例においてもたらされる。それに
対して、第３図の第２実施例は明らかに僅少となる省ス
ペースの利点をもたらす。

本発明による保護構造の利点は集積回路の高い信号電圧
に対して使用し得る点にある。ブレークダウンは良く知
られているようにＵ　ｃｔｅ電圧よりも大きいＵ　ｅｌ
ｌ電圧によって決定される。

【図面の簡単な説明】

第１図は抵抗を備えたトランジスタと２個の集積ダイオ
ードとの形態の本発明による入力端保護構造の等傷口路
面、第２図および第３図は半導体装置において第１図の
入力端保護構造を実現するためのそれぞれ異なる実施例
を示す概略図である。 １・・・入力端 ２・・・基準電位 ３・・・トランジスタ ４．５・・・ダイオード １１．１２・・・コレクタ １６・・・ベース １６ａ・・・抵抗 １９・・・エミッタ

Claims (1)

1. 【特許請求の範囲】 １）入力端（１）と基準電位（２）との間に接続され、
   抵抗（１６ａ）を備えた少なくとも１つのトランジスタ
   （３）を有し、そのコレクタ（１１、１２）は前記入力
   端（１）に接続され、そのベース（１６）は前記抵抗（
   １６ａ）を介してそのエミッタ（１９）と共に前記基準
   電位（２）に接続され、前記コレクタ（１１、１２）は
   第１導電形の半導体基板（１０）内に第２導電形の埋込
   み形コレクタとして形成され、前記ベース（１６）は第
   １導電形の少なくとも１つのドーピング領域（１６）に
   よって形成されてベース端子（２１、２３）が設けられ
   、前記エミッタ（１９）は第２導電形のドーピング領域
   （１９）によって形成されてエミッタ端子（２２）が設
   けられた集積回路の入力端保護構造において、前記抵抗
   （１６ａ）は第１導電形の少なくとも１つの別のドーピ
   ング領域（１６ａ）によって形成され、この別のドーピ
   ング領域（１６ａ）は前記エミッタ端子（２２）だけを
   介して前記エミッタ（１９）に接続され、かつ前記ベー
   ス端子（２３）だけを介して前記ベース（１６）に接続
   されることを特徴とする集積回路の入力端保護構造。 ２）前記抵抗（１６ａ）はほぼ等しい抵抗値を有する２
   個の並列接続された抵抗によって構成されることを特徴
   とする請求項１記載の入力端保護構造。 ３）前記ベース（１６）はベース・コンタクト領域とし
   て少なくとも１つの高ドーピング部分領域（１７）を有
   する弱ドーピング領域（１６）によって構成されること
   を特徴とする請求項１または２記載の入力端保護構造。 ４）前記ベース（１６）は少なくとも１つの高ドーピン
   グ部分領域（１７）を介して前記ベース端子（２１、２
   ３）に接続されることを特徴とする請求項３記載の入力
   端保護構 造。 ５）前記抵抗（１６ａ）は前記ベース（１６）と同時に
   製造される前記弱ドーピング領域（１６ａ）によって形
   成されることを特徴とする請求項１ないし４の１つに記
   載の入力端保護構造。 ６）前記抵抗（１６ａ）を形成する前記低ドーピング領
   域（１６ａ）は前記ベース・コンタクト領域（１７）と
   同時に作られる２つの高ドーピング部分領域（１７ａ、
   １７ｂ）をコンタクト領域として有し、この一方のコン
   タクト領域（１７ａ）を介して前記ベース端子（２３）
   に接続され、かつ他方のコンタクト領域（１７ｂ）を介
   して前記エミッタ端子（２２）に接続されることを特徴
   とする請求項３ないし５の１つに記載の入力端保護構造
   。 ７）第１集積ダイオード（４）は前記弱ドーピング領域
   （１６ａ）とエピタキシャル層（１２）の一部分とによ
   って形成され、第２集積ダイオード（５）は前記半導体
   基板（１０）とコレクタの一部分を形成する埋込み形領
   域（１１）とによって形成されることを特徴とする請求
   項１ないし６の１つに記載の入力端保護構造。 ８）前記第１集積ダイオード（４）と前記抵抗（１６ａ
   ）とは前記トランジスタ（３）のベース（１６）・エミ
   ッタ（１９）領域から十分分離された前記エピタキシャ
   ル層（１２）の部分内に配置されることを特徴とする請
   求項１ないし７の１つに記載の入力端保護構造。