JPH0227853B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、光電スイツチ回路、更に詳しくは、
所定周期でパルス変調された光信号によ光電スイ
ツチ回路に関するものである。

従来の光電スイツチ回路は、第１図のように、
発振回路１の所定周期で発光して光信号を送る発
光ダイオード、半導体レーザー等の投光素子２、
この光信号を受ける受光素子３、この受光素子３
の出力信号を増巾する増巾回路４、この増巾回路
４の出力を所定レベルで弁別するレベル弁別回路
５、このレベル弁別回路５の出力を積分する積分
回路６、この積分回路６の出力を所定レベルで弁
別する第２のレベル弁別回路７、およびこの第２
のレベル弁別回路の出力を入力とする出力回路８
とにより構成され、要部具体回路は第２図のよう
に構成されていた。ここで、積分回路６は積分コ
ンデンサＣ、充電抵抗R₁および放電抵抗R₂で構
成されており、受光信号が数パルス連続して入光
した場合に始めて第２のレベル弁別回路７の基準
レベルを越えて出力を出すようにしたもので、１
パルス程度のノイズにより誤動作しないようにし
たものである。この構成では投光側回路と受光側
回路との同期をとる必要がないから、両回路を切
り離すことができ、投光素子と受光素子とを対向
して配置する場合に配線の引き回しが不要となつ
ている。しかしながら、積分回路６は比較的大き
い時定数に設定する必要があり、積分コンデンサ
Ｃとしては容量の比較的大きなコンデンサが必要
であるから、第２図回路をIC化する場合に、積
分コンデンサＣを外付けにしなければならず、こ
の積分コンデンサＣがIC化、即ち、小型化の妨
げとなつていた。

本発明はかかる点に鑑みてなされたもので、そ
の目的とするところは、積分回路に相当する機能
をデジタル回路で構成することにより、回路の
IC化、小型化ができるようにし、しかも外来ノ
イズや外乱光ノイズによる誤動作を防止した光電
スイツチ回路を提供することにある。

第６図において、１は発振回路で、この発振回
路１の所定周期でパルス変調された光信号を投光
素子２より送る。この光信号を受光素子３で受
け、その出力信号を増巾回路４で増巾し、増巾回
路４の出力をレベル弁別回路５により所定レベル
で弁別する。１４は第２の発振回路で、レベル弁
別回路５の出力に応じて発振周期を変えるもの
で、この第２の発振回路１４の出力は後述する信
号処理回路９に入力される。８は出力回路で、信
号処理回路９の出力を入力とする。信号処理回路
９はレベル弁別回路５の出力信号に応じて波形を
引きのばすもので、第７図のように、第２の発振
回路１４の出力をクロツクパルスとしてレベル弁
別回路５の出力（パルス信号）を読込み、パルス
信号を連続信号に変えるＤ形フリツプフロツプ、
Ｊ−Ｋ形フリツプフロツプ等のエツジトリガ形フ
リツプフロツプ（以下Ｄ−F.F.と略す）１０と、
Ｄ−F.F.１０の出力Ｑおよび反転出力をそれぞ
れリセツト入力とし且つ前記クロツクパルスをク
ロツク入力とする第１のカウンタ１１および第２
のカウンタ１２と、第１のカウンタ１１の出力を
セツト入力とするとともに第２のカウンタ１２の
出力をリセツト入力とするフリツプフロツプ（以
下F.F.と略す）１３とにより構成する。第１１図
ａ〜ｈは第７図のＡ点〜Ｈ点の波形である。

発振回路１は第１１図ａのような所定のクロツ
クパルスを発生し、その出力を投光素子２に入力
する。投光素子２はパルス変調された光信号を放
射し、このパルス変調光は受光素子３に受光され
電気信号に変換される。この受光素子３からの出
力信号は増巾回路４で増巾され、レベル弁別回路
５でレベル弁別されて第１１図ｂのような信号処
理回路９のＤ−F.F.１０のデータ入力となるとと
もに、第２の発振回路１４に入力されて発振周期
を決定する制御入力となる。第１１図ｃのような
第２の発振回路１４の出力はクロクツクパルスと
してＤ−F.F.１０、第１のカウンタ１１、および
第２のカウンタ１２のクロツク入力へ送られる。
この信号処理回路９は後述するように、所定個
（本実施例では３個）以上の連続パルス入力があ
つた場合、あるいは３個以上のパルスが欠落した
場合にのみ動作し、第１１図ｈのような出力を生
ずるもので、この出力は出力回路８を介して外部
機器等に送られる。信号処理回路９においては、
第２の発振回路１４の立下がりで第１１図ｂのよ
うなレベル弁別回路５の出力を読取り、Ｄ−F.F.
１０の第１１図ｄのような出力Ｑの立上がりで第
１のカウンタ１１をリセツトし、Ｄ−F.F.１０の
第１１図ｅのような反転出力の立上がりで第２
のカウンタ１２をリセツトし、第１のカウンタ１
１および第２のカウンタ１２により第２の発振回
路１４のクロツクパルスを計数する。第１のカウ
ンタ１１の第１１図ｆのような出力はF.F.１３の
セツト入力に送られ、第２のカウンタ１２の第１
１図ｇのような出力はF.F.１３のリセツト入力に
送られる。このF.F.１３の出力が物体検知信号で
ある。しかるに、第１１図において時刻t₁でレベ
ル弁別回路５の出力が信号処理回路９に入力開始
されると、この入力がクロツクパルスの立下りの
タイミングでＤ−F.F.１０に読込まれ、Ｄ−F.F.
１０の出力Ｑが“Ｈ”に変化する。このとき、反
転出力は“Ｌ”に変化する。そして、この出力
Ｑの立上りで第１のカウンタ１１がリセツトさ
れ、計数を開始する。そして、時刻t₁から時間T₁
後の３個目のクロツクパルスを計数したとき、第
１のカウンタ１１の出力Q₁が“Ｈ”に変化する。
この第１のカウンタ１１の出力Q₁の立上りでF.
F.１３はセツトされ、F.F.１３の出力Ｑは“Ｈ”
に変化する。つぎに、レベル弁別回路５の出力の
継続中に雑音などによりパルスの欠落が生じた場
合（時刻t₃）には、Ｄ−F.F.１０の反転出力の
立上りにより第２のカウンタ１２がリセツトされ
て計数を開始するが、パルス数が３個に達するま
でにＤ−F.F.１０の反転出力が“Ｌ”に変化す
るため（時刻t₄）、第２のカウンタ１２の出力Q₂
は“Ｌ”のままでF.F.１３の出力Ｑは変化しな
い。時刻t₄で雑音がなくなると、再びレベル弁別
回路５の出力が入力される。時刻t₅において入力
がなくなると、Ｄ−F.F.１０の反転出力の立上
りで第２のカウンタ１２がリセツトされて計数を
開始し、３パルス計数すると、第２のカウンタ１
２の出力Q₂は時刻t₅から時間T₃後の時刻t₆で
“Ｈ”となり、この信号がF.F.１３をリセツトし
てF.F.１３の出力Ｑは“Ｌ”に変わる。又、時刻
t₇に雑音が入ると、Ｄ−F.F.の出力Ｑは“Ｈ”に
変化し、第１のカウンタ１１がリセツトされて計
数を開始するが、雑音が単一パルスであるため、
時刻t₈にはＤ−F.F.１０の出力Ｑは“Ｌ”に変化
して第１のカウンタ１１は計数をストツプし、F.
F.１３の出力は変化しない。時間T₁、T₃はとも
に等しく、これが光電スイツチ回路の応答時間で
ある。

第２の発振回路１４は第８図のように構成さ
れ、レベル弁別回路５の出力によりトランジスタ
Q₁がオンすると、抵抗R₁₁とR₁₂の並列抵抗値で
コンデンサC₀が充電される。ここで、R₁₁≪R₁₂
とすると、R₁₁R₁₂／R₁₁＋R₁₂≒R₁₁である。又、トラン ジスタＱがオフすると、抵抗R₂でコンデンサC₀
が充電され、放電は抵抗R₁₃を通して放電され
る。

今、遮光時には第８図Ａ点の電位は、トランジ
スタＱがオフであるため、抵抗R₁₂で充電され、
抵抗R₁₃で放電されるため、第９図ａのような波
形となり、発振出力（Ｂ点）は第９図ｂのように
発振周期T₅の出力となる。つぎに、入光時には、
発振回路１の出力が第１０図ａのように発振周期
T₄であるとき、レベル弁別回路５の出力は、受
光素子３の応答遅れ、増巾回路４の応答遅れ等に
より少し遅れて第１０図ｂのようになる。このと
きのＡ点の電位は第１０図ｃのように、コンデン
サC₀の充電時にレベル弁別回路５の出力により
トランジスタＱがオンすることによりC₀R₁₁の時
定数で途中から急速に充電され、C₀R₁₃の時定数
で放電される。したがつて、発振出力（Ｂ点）は
第１０図ｄのように発振周期T₄の出力となる。
ここで、発振回路１の発振周期T₄と、遮光時の
第２の発振回路１４の発振周期T₅との関係は、
T₅＝1.5T₄が適当である。以上のことから、入光
時において、第２の発振回路１４の発振周期は、
トランジスタＱがレベル弁別回路５の出力信号に
同期してオン、オフするため、発振回路１の発振
に同期して同一発振周期となり、遮光時において
は第２の発振回路１４が独自の発振周期で発振す
る。

以上のように構成されているから、第２の発振
回路１４では、トランジスタＱのターンオン時間
および、充電時定数R₁₁C₀により、レベル弁別回
路５の出力成分に含まれるスパイクノイズを除去
することができる。すなわち、レベル弁別回路５
の出力成分にパルス巾の非常に小さいスパイクノ
イズが含まれていても、第２の発振回路１４では
無視されるから、発振周期が変化しないのであつ
て、第２の発振回路１４における充電時定数
R₁₁C₀がスパイクノイズに対するフイルタとして
作用することになる。ただし、コンデンサC₀は
発振周期を決定するものであるから小型であり、
IC化の際にはハイブリツド化が可能である。ま
た、上記構成では投光側回路と受光側回路とを結
ぶ同期用配線が不要となつている。

第３図ないし第５図は、信号処理回路９へのク
ロツクパルスを第２の発振回路１４からではな
く、発振回路１から得るようにしたものである。
この構成では投光側回路と受光側回路との同期が
とられるようになつており、第２の発振回路１４
を省略し、代わりに発振回路１の出力を信号処理
回路９に入力するほかは、上述したものと同等の
構成を有している。したがつて、IC化において
は上述の構成を基本構成とし、第２の発振回路１
４の出力と発振回路１の出力とのいずれか一方を
信号処理回路９に選択的に入力できるように構成
（たとえばスイツチを設けたり、接続線での接続
が変更できるようにする）しておけば、同期式、
非同期式のいずれにも対応できるようにすること
ができる。ただし、同期式で用いる場合にはスパ
イクノイズの影響で誤動作することがあるから、
スパイクノイズの発生する可能性のある場所での
使用には非同期式で使用するのが望ましい。

本発明は上述のように、発振回路の所定周期で
パルス変調された光信号を送る投光素子と、前記
光信号を受ける受光素子と、前記受光素子の出力
信号を所定レベルで弁別するレベル弁別回路と、
前記レベル弁別回路の出力に応じて波形を引きの
ばす信号処理回路と、前記レベル弁別回路の出力
に応じて時定数を調節することにより発振周期を
変えてその出力を前記信号処理回路に入力する第
２の発振回路とを具備し、前記信号処理回路を、
第２の発振回路の出力をクロクツクパルスとして
レベル弁別回路の出力パルス信号を読み込んでパ
ルス信号を連続信号に変えるエツジトリガ形フリ
ツプフロツプと、前記エツジトリガ形フリツプフ
ロツプの出力および反転出力をそれぞれリセツト
入力とするとともに前記クロツクパルスをクロツ
ク入力とする第１および第２のカウンタと、前記
第１のカウンタの出力をセツト入力とするととも
に第２のカウンタの出力をリセツト入力とするフ
リツプフロツプとにより構成して成るものであ
り、積分回路に相当する動作をデジタル回路を主
体とした信号処理回路により構成したから、IC
化が容易になり、小型化ができるという利点を有
するものである。また、レベル弁別回路の出力に
応答して時定数を調節することにより発振周期を
変えてその信号処理回路へのクロツクパルスを発
生する第２の発振回路を設けているから、第２の
発振回路の時定数によりクロツクパルスの応答性
が若干遅れることになり、第２の発振回路がスパ
イクノイズを除去するフイルタとして作用し、そ
の結果、外乱光ノイズの影響を受けにくく誤動作
を生じないという利点を有する。

【図面の簡単な説明】

第１図は従来の光電スイツチ回路のブロツク回
路図、第２図は同上の要部具体回路図、第３図は
本発明の応用例を示すブロツク回路図、第４図は
同上の信号処理回路のブロツク回路図、第５図は
同上の要部信号波形図、第６図は本発明の一実施
例のブロツク回路図、第７図は同上の信号処理回
路のブロツク回路図、第８図は同上の第２の発振
回路の回路図、第９図は同上の遮光時の動作タイ
ムチヤート、第１０図は同上の入光時の動作タイ
ムチヤート、第１１図は第６図の実施例の要部信
号波形図である。 １…発振回路、２…投光素子、３…受光素子、
４…増巾回路、５…レベル弁別回路、８…出力回
路、９…信号処理回路、１０…エツジトリガ形フ
リツプフロツプ、１１…第１のカウンタ、１２…
第２のカウンタ、１３…フリツプフロツプ、１４
…第２の発振回路。

Claims (1)

【特許請求の範囲】
1. １ 発振回路の所定周期でパルス変調された光信
   号を送る投光素子と、前記光信号を受ける受光素
   子と、前記受光素子の出力信号を所定レベルで弁
   別するレベル弁別回路と、前記レベル弁別回路の
   出力に応じて波形を引きのばす信号処理回路と、
   前記レベル弁別回路の出力に応じて時定数を調節
   することにより発振周期を変えその出力を前記信
   号処理回路に入力する第２の発振回路とを具備
   し、前記信号処理回路を、第２の発振回路の出力
   をクロクツクパルスとしてレベル弁別回路の出力
   パルス信号を読み込んでパルス信号を連続信号に
   変えるエツジトリガ形フリツプフロツプと、前記
   エツジトリガ形フリツプフロツプの出力および反
   転出力をれぞれリセツト入力とするとともに前記
   クロツクパルスをクロツク入力とする第１および
   第２のカウンタと、前記第１のカウンタの出力を
   セツト入力とするとともに第２のカウンタの出力
   をリセツト入力とするフリツプフロツプとにより
   構成して成ることを特徴とする光電スイツチ回
   路。