JPH01253313A - 光電スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパルス光を投光する投光手段と、このパルス光
を受光し、受光信号を発する受光手段とを備え、この投
光手段と受光手段との間に存在する対象物体の有無など
を検出する光電スイッチに関する。

（従来の技術） 無人搬送装置などに搭載されて移動する物体を検出する
ような場合に用いる光電スイッチの従来例を第５図のブ
ロック図に示し、この光電スイッチの構成と動作を第６
図に示すタイムチャートを参照しながら説明する。第６
図におけるａ〜ｆは第５図のブロック図の各部における
信号波形である。第５図において、発掘回路１は連続パ
ルスａを発し、この連続パルスａは分周回路２に入力し
て分周され、この分周された分局パルス（以後この分周
パルスを投光パルスと称す）ｂで発光ダイオード３を発
光させる。ホトトランジスタ４は発光ダイオード３から
の光を受光し、電気信号に変換するが、発光ダイオード
３からσ）光は例えは物体に投光され、その反射光なホ
トトランジスタ４で受光するようにされており、常時こ
の物体が存在しないときホトトランジスタ４は受光せず
第６図では時刻ｔ、にはじめて受光する。ホトトランジ
スタ４が受光して電気信号に変換すると、この電気信号
は増幅回路５により交流分のみ増幅され、コンデンサ６
を介して直流分が除去されてほぼ鋸歯状の受光信号Ｃが
得られ、この受光信号Ｃがコンパレータ７に入力する。

このコンパレータ７は受光信号Ｃのレベルを弁別し、論
理処理に適したデジタル信号ｄに変換する。このデジタ
ル信号ｄはＡＮＤゲート８の一方の入力端に入力し、こ
のＡＮＤゲート８の他方の入力端には分周回路２　ｏ）
投光パルスｂが入力するように接続されている。

したがってＡＮＤゲート８の出力は投光パルスｂとデジ
タル信号ｄが同期したときのみ出力パルスｅを発する。

検知回路９はその入力パルスが通常数回連続したとき出
力信号ｆ１を確定する回路で、ここでは出力パルスｅが
２パルス続いた時刻りに出力信号ｆがハイレベル（以後
このハイレベルなＨと称す）Ｋ、転じて物体の存在を確
認する。

（発明が解決しようとする課題） 第６図において発光ダイオード３０投光パルスｂは時刻
ｔ、から時刻ｔ、まで３パルス続き、ホトダイオード４
はこの投光パルスｂによる発光パルスのみを受光すれは
よいのであるが、時刻ｔ４に他の光電スイッチなどから
の光を受光し、例えば同じ鋸歯状のノイズ波Ｃｎを発生
することがある。この場合当然コンパレータ７はこのノ
イズ波Ｃｎによりノイズのデジタル信号ｄｎを発する。

この信号ｄｎが必要なデジタル信号ｄと変らぬ時間幅で
あるとすると投光パルスｂと同期し、出力パルスｅＱを
発する。このようにして時刻ｔ、にローレベル（以後コ
のローレベルをＬと称す）に転ずべき出力信号ｆ１がＨ
のまま継続するという誤動作が起こる。すなわちＡＮＤ
ゲート８による同期期間（ゲート期間）は投光パルスの
時間幅として十分短（されているが受光信号Ｃ，したが
ってデジタル信号ｄが長くなるため他の光電スイッチな
どから混入する外乱光に対して十分な除去機能を果せな
いという問題があっ、た。

本発明の目的は受光信号の時間幅が長い場合でも外乱光
による受光信号を除去して誤動作のない光電スイッチを
提供することにある。

（１４４題を解決するための手段） 本発明は上述の課題を解決するため、投光パルスを発光
する投光素子と、この投光素子の光を受光し電気信号に
変換する受光素子と、この受光素子により変換された電
気信号を所定のレベルで弁別し論理処理に適したデジタ
ル信号に変換するコンパレータと、前記デジタル信号の
立ち上り時に同期して立ち上りパルスを発生する立ち上
りパルス発生回路と、この立ち上りパルス発生回路の出
力が所定パルス数続いたときハイレベルになり所定時間
後ローレベルになる出力信号を発する検知回路とを備え
【いるもので、立ち上りパルス発生回路はデジタル信号
をデータ入力とし投光パルスをクロック入力とするフリ
ップ７０ツブと、前記デジタル信号と投光パルスと７リ
ツプフロツプのＱ出力端の出力を入力とする３人カゲー
トとから構成するか、デジタル信号をデータ入力とし投
光パルスをクロック入力とする第１の７リツプフロツプ
と、この第１のフリップフロップのＱ出力端の出力と前
記デジタル信号とを入力とするＡＮＤゲートと、このＡ
ＮＤゲートの出力をデータ入力とし前記投光パルスの反
転出力をクロック入力とする第２の７リツプ７０ツブと
から構成するか、デジタル信号をデータ入力とし、投光
パルスをクロック入力とする第１の７リツプフロツプと
、この第１の７リツプフロツプのＱ出力端の出力と前記
デジタル信号とを入力とする第１のＡＮＤゲートと、第
２のフリップフロップと、前記第１の７リツプフロツプ
と第２のフリップフロップの両Ｑ出力端の出力を入力と
する第２のＡＮＤゲートと、前記第１のＡＮＤゲートと
第２のＡＮＤゲートの両出力を入力とするＯＲ回路とを
備え、前記第２の７リツプフロツプは前記ＯＲ回路の出
力をデータ入力とし、投光パルスの反転出力をクロック
入力とするように構成する。

（作　用） 本発明では立ち上りパルス発生回路を設けて投光素子が
投光パルスで発した光を受光素子で受光しで変換した電
気信号のレベルをコンパレータで弁別してデジタル信号
を得たのち、この立ち上りパルス発生回路でデジタル信
号の立ち上りの瞬時のみを捉えて投光パルスと同期させ
るよ５Ｋしたから、このデジタル信号が投光パルスと無
関係の外乱光やノイズによる場合は、投光パルスと同期
する機会がほとんどなく、この外乱光やノイズによる受
光信号を無効とすることによって誤動作を防止する。

（実施例） 第１図ないし第４図に本発明による光電スイッチの実施
例を示し、第５図と同一のものには第５図と同一の符号
を付して、その詳細な説明を省略した。なお本実施例で
は発振回路１、分周回路２、発光ダイオード３、ホトト
ランジスタ４、増幅回路５、コンデンサ６、コンパレー
タ７、検知回路９は従来のものと全く同様であるからこ
の説明は省略し、主としてコンパレータ７と検知回路９
との間に設けられた立ち上りパルス発生回路１０につい
て説明する。第１図は一実施例を示すブロック図で、立
ち上りパルス発生回路１０はＤ−フリッグ７０ツブ（以
後このＤ−７リツプ７０ツブをＦＦと称す）１１と３人
力ＡＮＤゲート１２を備え、コンパレータ７の出力端が
投光パルスｂをクロック入力とするＦｉｇ”１１のり、
入力端に接続され、このＦＦＩＩのＱ１出力端と分周回
路２の出力端と、コンバレータフの出力端が３人力ＡＮ
Ｄゲート１２０入力端に接続され、ＡＮＤゲート１２の
出力端が検知回路９に接続されている。

この光電スイッチの動作を第２図のタイムチャートを参
照しながら説明する。発振回路１が発振する連続パルス
ミ１分周回路２が発光ダイオード３を発光させる投光パ
ルスｂ、コンパレータ７の発するデジタル信号ｄまでの
過程は従来例と全（同じであるからここでは投光パルス
ｂとデジタル信号ｄのみを示した。この光電スイッチが
正常に動作しているとき、デジタル信号ｄはホトトラン
ジスタ４や増幅回路５の遅れで時刻【、に発せられた投
光パルスｂより僅か遅れて立ち上り、はバー定時間後型
ち下る。したがってＦＦＩＩＫは未だ０″が記憶され、
Ｑ出力端の出力ｑは＠１”である。

そして各信号ｂｅｄｅｑがすべてＨになった瞬時のみＡ
ＮＤゲート１２が出力パルスｇを発する。

検知回路９はこの出力パルスｇが２発続いた時刻１、に
その出力信号ｆをＨにする。ここで時刻ｔ４に外乱光が
混入しデジタル信号ｄｎを発したとすると、信号ｑは僅
か遅れて加”になる。したがって信号ｄと信号ｑは同時
ＫＨになることはあるが、信号すはこのとき未だ発して
いないから出力パルスｇは発することな（出力信号ｆは
所定時間後りになる。すなわち正規の投光パルスｂが発
せられたときのみ出力信号ｆがＨになり誤動作しない。

第３図は第１図と異なる光電スイッチの実施例を示した
ものでコンバータ７と検知回路９との間に接続された立
ち上りパルス発生回路２０は、Ｄ１入力端がコンパレー
タ７の出力端に接続され、分周回路２の出力端がクロッ
ク入力端に接続された第１ＯＦＦＩＩと、この第１のＦ
Ｆ’ｌｌのＱ１出力端とコンパレータ７の出力端とがそ
れぞれの入力端に接続されたＡＮＤゲート１３と、この
ＡＮＤゲート１３の出力端にり、入力端が接続され、分
周回路２の出力端をインバータ１４を介してクロック入
力端に接続されたＦＦ１５とを備え、ＦＦ１５のＱ、出
力端は検知回路９に接続されている。

このような構成では第１図と同様に外乱光やノイズのな
い状態では投光パルス６の立ち上りでＩ’１Ｆｉｌには
＠０″が記憶されＱ出力端の出力ｑ、は＠１″トナルの
でコンパレータ７のデジタル信号ｄはその豆ち上りがＡ
ＮＤゲート１３によりＦＦ１５のり、入力端に伝えられ
る。したがって投光パルスｂの立ち下りでインバータ１
４を介してＦＦ１５にクロック入力が与えられてコンバ
レータフの状態が記憶され、Ｑ！出力端に信号ｑ、が出
力され、第１図と同様に検知回路９から出力信号ｆが発
せられる。投光パルスｂがないときに外乱光などがあり
、コンパレータ７の出力にデジタル信号ｄがあるとＦＦ
ＩＩには′１″が記憶され、Ｑ、出力端のｑ１出力はＯ
″となってＡＮＤゲート１３は禁止状態となるので投光
パルスｂの立ち下りでインバータ１４を介してＦＦ１５
は′″０″すなわちデジタル信号ｄなしの状態を記憶し
、外乱光を防止できる。

なお第１図と第３図の回路では投光パルスｂと同時に立
ち上るような外乱光があっても各信号に変りはないから
当然通常の動作をする。

第４図は第１図、第３図と異なる第３の実施例を示す。

この回路が第３図と異なる点は、豆ち上リパルス発生回
路３０に第２０）　Ａ　Ｎ　Ｄゲート１６とＯＲ回路１
７を設け、ＦＦＩＩの状態によりＦ、ＰＩ３に与えられ
るり、入力端の入力をコンパレータ７の出力すなわちデ
ジタル信号ｄとするがｐｐｉｓのＱ、出力端の出力ｑ、
とするかを切換えられるようにしたことである。すなわ
ちコンパレータ７の出力端は投光パルスｂをクロック入
力とするにＦｉｌのＤ８入力端に接続、され、ＰＦＩＩ
のＱ出力端とコンパレータ７の出力端はＡＮＤゲート１
３０入力端に接続され、ＦＦ’ｌｌのＱ１出力端とＦＦ
１５のＱ、出力端はＡＮＤゲート１６のそれぞれの入力
端に接続され、この両ＡＮＤグー）１３．１６の出力端
はＯＲゲート１７０入力端に接続されている。またＦＦ
１５のり、入力端にはＯＲ回路１７の出力端が、クロッ
ク入力端には投光パルスｂがインバータ１４を介して印
加されるように接続されている。そしてとのＦＦ１５の
Ｑ、出力端が検知回路９１Ｃ接続されている。

このような構成では外乱光などがない場合、第３図の例
と同様な動作でＦＦＩＩのＱ、出力端の出力Ｑｓは１１
”となりコンパレータ７の出力すなわちデジタル信号ｄ
がＡＮＤゲート１３により立ち上りパルスとして選択さ
れ、ＯＲ回路１７とＦＦ１５を介して検知回路９に伝達
されるが、外乱光やノイズを投光パルスｂの立ち上りで
検出するとＦＦＩＩのＱ１出力端の出力ｑ、が１１”と
なりＡＮＤゲート１６が通過状態となり、ＦＦ１５のＱ
、出力端の出力ｑ、が投光パルスｂの立ち下りで記憶さ
れるのでＦＦ１５の状態は変化しない、このように第４
図の回路は第１図、第３図の回路と異なり、外乱光やノ
イズなどを投光パルスｂの立ち上りで検知した場合、投
光パルスｂの立ち下りではこの投光パルスｂＶｃ対応す
る判定を実質的Ｋ１回休止する働きがある。

（発明の効果） 本発明によれば、立ち上りパルス発生回路を設けてデジ
タル信号の立ち上りを利用した時間幅の短い又ち上りパ
ルスを発生させ、この立ち上りパルスと投光パルスとが
同期したときのみ有効とされるので、外乱光やノイズに
よる信号の除去率が高く、誤動作が少ない。しがも簡単
な論理回路で構成できＩＣ化が容易であるという効果も
ある。

【図面の簡単な説明】

第１図ないし第４図は本発明による光電スイッチの実施
例を示し、第１図は一実施例を示すブロック図、第２図
は第１図の動作を示す波形図、第３図と第４図はそれぞ
れ第１図と異なる実施例を示すブロック図、第５図は従
来の光電スイッチの一例を示すブロック図、第６図は第
５図の￥ＢＪ作を示す波形図である。 ３：発光ダイオード、４：ホトトランジスタ、７：コン
パレータ、９：検知回路、１０，２０゜３０：立ち上り
パルス発生回路、１１，１５：ＦＰ％　１２，１３，１
６：ＡＮＤゲート、１７：第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. １）投光パルスで発光する投光素子と、この投光素子の
   光を受光し電気信号に変換する受光素子と、この受光素
   子により変換された電気信号を所定のレベルで弁別し論
   理処理に適したデジタル信号に変換するコンパレータと
   、前記デジタル信号の立ち上り時に同期して立ち上りパ
   ルスを発生する立ち上りパルス発生回路と、この立ち上
   りパルス発生回路の出力が所定パルス数続いたときハイ
   レベルになり所定時間後ローレベルになる出力信号を発
   する検知回路とを備えていることを特徴とする光電スイ
   ッチ。