JPH0227833A - 同期網のインタフェース方式 - Google Patents

同期網のインタフェース方式

Info

Publication number
JPH0227833A
JPH0227833A JP63177122A JP17712288A JPH0227833A JP H0227833 A JPH0227833 A JP H0227833A JP 63177122 A JP63177122 A JP 63177122A JP 17712288 A JP17712288 A JP 17712288A JP H0227833 A JPH0227833 A JP H0227833A
Authority
JP
Japan
Prior art keywords
clock
data
phase adjustment
synchronous
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63177122A
Other languages
English (en)
Inventor
Hideo Sunaga
英男 須長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63177122A priority Critical patent/JPH0227833A/ja
Publication of JPH0227833A publication Critical patent/JPH0227833A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 2、周辺上の同期系が共通りロックで動作し、その相互
間でデータ伝送を行う同期網のインタフェース方式に関
し、 データのスリップ発生後、位相調整部での位相マージン
を確保することを目的とし、 受信データの位相同期を行う位相調整部を備えた受信側
同期系と送信側同期系とを同一クロックに同期させてデ
ータ伝送を行う同期網において、位相調整部の機能を損
なう障害要因、例えば受信するデータのクロックと受信
側同期系の動作クロックの不一致等を検出する検出部を
設け、該検出部で該障害要因を検出したとき、位相調整
部をリセットするように構成する。
産業上の利用分野 本発明は2局以上の同期系が共通りロックで動作し、そ
の相互間でデータ伝送を行う同期網のインタフェース方
式に関する。
ディジタル網内の各局の動作クロックは、それらに共通
のクロック周波数に同期させている(網同期)。このよ
うなディジタル同期網内の各局間でクロック周波数が異
なっていると、データを伝送したとき、データの重複や
脱落が生じて(スリップ)、データの誤りの発生や、又
音声の場合では雑音が発生する。
よって、同期網では、網内各局間の動作クロックをいか
に一致させるかということが重要な問題となると同時に
、障害復旧後も、信頼性のあるデータ伝送が行えること
が要望されている。
従来の技術 第4図は従来の同期網のインタフェース方式のブロック
図を示している。
送信側の同期系35と受信側の同期系37には、クロッ
ク分配系22(マスタクロック)より同一クロックが供
給されている。これにより、同期系35と同期系37の
動作クロックの周波数は一致している。36は同期系3
5の送信側インタフェース部で、データを送出するライ
ントライバ39が設けられている。38は同期系37の
受信側インタフェース部であり、データを受信するライ
ンレシーバ40と位相同期を行う位相調整部10が設け
られている。
同期系35から同期系37ヘデータを送信する場合、そ
のデータは、ライントライバ39及び伝送路を介してラ
インレシーバ40へ送出される。
ラインレシーバ40で受信したデータは、同期系35内
のクロックに同期しており、さらに伝送路内での雑音、
温度変化等により、データのパルスの位置ずれ(ジッタ
等)が発生している場合がある。よって、この受信した
データを、位相調整部10で同期系37内のクロックに
同期させるようにして、位相同期を行うようにしている
位相調整部10には、一般に、エラスティック・ストア
メモリが用いられ、書き込みクロックと読み出しクロッ
クがそれぞれ独立に動作するようになっている。エラス
ティック・ストアメモリへのデータ書き込み時は、受信
データを直列/並列変換してから書き込みクロック(同
期系35のクロック)に従って書き込まれる。そして、
その読み出しポイント(読み出しクロックの立ち上がり
)は、エラスティック・ストアメモリ内に書き込んだデ
ータの真ん中に位置するようにして(リセット位置)、
データ読み出し時の位相ずれに対する位相マージンを最
大になるようにしている。
発明が解決しようとする課題 しかし、上述したような従来の同期網のインタフェース
方式では、何らかの障害で送信側と受信側の同期系にふ
けるクロック周波数が異なる等により、データのスリッ
プが発生し、且つそのデータの位相関係も定まらない状
態となったとき、位相調整部の位相調整動作における読
み出しポイントの位置も定まらない(不定状態)。そし
て、その障害が復旧した後も、位相調整部は不定状態の
ままでデータを取り込むため、読み出しポイントの位置
がずれていた場合は、位相マージンが不足して、データ
エラーを発生する場合があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、データのスリップ発生後、位相
調整部での位相マージンを確保する同期網のインタフェ
ース方式を提供することである。
課題を解決するための手段 第1図は本発明の原理ブロック図である。
受信データの位相同期を行う位相調整部10を備えた受
信側同期系11と送信側同期系12とを同一クロックに
同期させてデータ伝送を行う同期網において、位相調整
部IOの機能を損なう障害要因、例えば受信するデータ
のクロックと受信側同期系11の動作クロックの不一致
を検出する検出部14を設ける。そして、前記検出部1
4で障害要因を検出したとき、位相調整部IOをリセッ
トする。
作   用 何らかの障害により送信側同期系12と受信側同期系1
1のクロックが同一でなくなった場合は、データのスリ
ップが発生する状態にあり、この状態が検出部14で検
出されると、位相調整部10がリセット状態となる。こ
れにより、障害復旧するまでの期間、さらに障害復旧後
も位相調整llB10の動作は確定して、位相マージン
が確実に確保される。
実施例 以下本発明を図面に示す実施例に基づいて詳細に説明す
る。
第2図は本発明による同期網のインタフェース方式の一
実施例回路図を示している。
同期系20.21は、クロック分配系22より送出され
るクロック(マスタクロック)が入力されて、これに同
期して動作する。本実施例では、同期系20が送信側で
、同期系21が受信側であり、いずれも、送受信のイン
タフェース部のみを図示しており、他の構成部分につい
ては、図示していない。同期系20から同期系21へ同
期データ(伝送データ)及び書き込みクロックが伝送さ
れる。
同期系20のインタフェース部は、クロック・インタフ
ェース部23、DOWN監視部26、OR回路29、ラ
イントライバ30.31により構成されている。クロッ
ク・インタフェース![S23は、クロック分配系22
からのマスククロックを増幅し、またマスククロックの
人力が断たれたときは、クロックを自走発信する。この
クロック・インタフェース部23から送出されるクロッ
クは、同期系21側へ送出する書き込みクロックや、同
期系20内部の各ブロック(図示せず)の動作クロック
となっている。ライントライバ30は書き込みクロック
を、ライントライバ31は同期データをそれぞれ送信し
ている。
DOWN監視部26は、同期系20においてマスタクロ
ツタの入力が断たれる(ダウン)のを監視しており、そ
のダウンが発生したときは、OR回路29ヘダウン信号
(ハイレベル)を送出する。
OR回路29は、クロック・インタフェース部23から
のクロックとDOWN監視部26からのダウン信号を取
り込んでおり、マスタクロックがダウンしたとき、OR
回路29からの出力はハイレベルに固定されて、ライン
トライバ30からの出力もハイレベルに固定される。
同期系21は、クロック・インタフェース部24、位相
調整1110、DOWN監視[27,28、ラインレシ
ーバ32.33及びOR回路34により構成されている
。クロック・インタフェース部24は、クロック分配系
22からのマスタクロックを取り込んで増幅し、またセ
スタクロックがダウンしたときは、自走発信する。この
クロック・インタフェース部24から送出されるクロッ
クは、受信した同期データの位相同期用クロックとして
使用されると共に、同期系21内部の各ブロック(図示
せず)の動作クロックとなっている。ラインレシーバ3
2は書き込みクロックを、ラインレシーバ33は同期デ
ータをそれぞれ受信している。
DOWN監視部27は、書き込みクロックのダウンを監
視しており、そのダウンが発生したときは、OR回路3
4ヘダウン信号を送出する。DOWN監視部28は、同
期系21におけるマスククロックのダウンを監視してお
り、そのダウンが発生したときは、OR回路34ヘダウ
ン信号を送出する。OR回路34は、DOWN監視部2
7.28からのダウン信号を取り込んで、位相調整部1
0ヘリセット信号を送出する。
位相調整部10は、同期系20から送られてきた同期デ
ータを同期系21内のクロックに同期させて位相同期を
行っており、本実施例では、リセット付きの4ピツトエ
ラステイツク・ストアメモリを使用している。
第3図は位相調整部リセット状態を示すタイムチャート
である。
同期データが、同期系20から送出された書き込みクロ
ックに従ってエラスティック・ストアメモリ内に書き込
まれる。読み出しクロックの立ち上がり(読み出しポイ
ント)は、4ビツトデータの真ん中にあり(リセット状
態)、内部書き込みクロックと内部読み出しクロックの
位相差は2ビットになっており、位相マージンが最大と
なっている。
このような同期網において、同期系20と同期系21間
でデータのスリップが発生する原因としては、同期系2
0のマスククロツタ入力のダウン、同期系20.21間
の伝送路断線、同期系21のマスククロック入力のダウ
ンがある。これらの障害時の第2図番構成部分の動作に
ついて説明する。
同期系20のマスタクロック入力がダウンしたときは、
DOWN監視部26で検出され、且つOR回路29ヘダ
ウン信号(ハイレベル)が送出される。また、クロック
・インタフェース部23は自走発信するため、OR回路
29からの出力はハイレベルに固定される。これにより
、書き込みクロックはダウンしたことになり、同期系2
1内のDOWN監視部27で、これが検出される。DO
WN監視部27からOR回路34ヘダウン信号(ハイレ
ベル)が送出されることにより、OR回路34から位相
調整部IOヘリセット信号(ハイレベル)が送出されて
、位相調整部10はリセットされる。
同期系20.21間の伝送路断線が発生したときは、ダ
ウン監視部27により書き込みクロック人力ダウンが検
出されるため、ダウン監視部27からOR回路34ヘダ
ウン信号が送出され、OR回路34から位相調整部10
ヘリセット償号が送出されて、位相調整部10がリセッ
トされる。
同期系21のマスククロック入力のダウンが発生した場
合は、DOWN監視部28で、これが検出され、且つO
R回路34ヘダウン信号(ハイレベル)が送出されるた
め、OR回路34から位相調整部10ヘリセット信号が
送出されて、位相調整部10のリセットが行われる。ま
た、クロック・インタフェースa’1s24は自走発信
する。
発明の効果 本発明の同期網のインタフェース方式は、以上詳述した
ように構成したので、同期網でのデータのスリップが発
生した場合、その障害復旧後においても、位相調整部の
位相マージン不足は発生せず、データのエラー発生や瞬
断を抑えることが可能となるという効果を奏する。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明による同期網のインタフェース方式の一
実施例ブロック図、 第3図は位相調整部リセット状態を示すタイムチャート
、 第4図は従来の同期網のインタフェース方式のブロック
図を示している。 9.34・・・OR回路、 0.31.39・・・ライントライバ、2.33.40
・・・ラインレシーバ、6・・・送信側インタフェース
部、 8・・・受信側インタフェース部。 代理人: 弁理士 松 本   吊

Claims (2)

    【特許請求の範囲】
  1. (1)受信データの位相同期を行う位相調整部(10)
    を備えた受信側同期系(11)と送信側同期系(12)
    とを同一クロックに同期させてデータ伝送を行う同期網
    において、位相調整部(10)の機能を損なう障害要因
    を検出する検出部(14)を設け、 該検出部(14)で該障害要因を検出したとき、位相調
    整部(10)をリセットすることを特徴とする同期網の
    インタフェース方式。
  2. (2)障害要因が、受信するデータのクロックと受信側
    同期系(11)の動作クロックが不一致であることを特
    徴とする請求項1記載の同期網のインタフェース方式。
JP63177122A 1988-07-18 1988-07-18 同期網のインタフェース方式 Pending JPH0227833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63177122A JPH0227833A (ja) 1988-07-18 1988-07-18 同期網のインタフェース方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63177122A JPH0227833A (ja) 1988-07-18 1988-07-18 同期網のインタフェース方式

Publications (1)

Publication Number Publication Date
JPH0227833A true JPH0227833A (ja) 1990-01-30

Family

ID=16025552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63177122A Pending JPH0227833A (ja) 1988-07-18 1988-07-18 同期網のインタフェース方式

Country Status (1)

Country Link
JP (1) JPH0227833A (ja)

Similar Documents

Publication Publication Date Title
JP2007101306A (ja) Plc用時刻同期装置
JP2001326626A (ja) 同期のための方法、モジュール、およびプログラムモジュール
JPH0227833A (ja) 同期網のインタフェース方式
JP3538374B2 (ja) 時刻供給システム及び時刻供給装置
JP4671867B2 (ja) 鉄道信号システム用伝送回路
US6157217A (en) Method of synchronizing computing units connected to one another via a bus system
US6016559A (en) Multifunctional intergrated electronic product and method for preventing operation failure of the same
JP3557801B2 (ja) Pcmリレーにおけるサンプリング同期方式
JPH05134062A (ja) プロセス監視装置の時刻同期方式
JP3070546B2 (ja) 警報転送回路
JP3116709B2 (ja) ネットワークにおける親局交替方法
JP2538682B2 (ja) 基準クロック源自動切替え方式
JP4108675B2 (ja) データ転送装置、及び該データ転送装置に用いられる障害復旧方法
JPS596642A (ja) 移動通信衛星同期方式
JPH0226899B2 (ja)
JPS58202645A (ja) 環状通信方式プラント制御装置
JPH04326231A (ja) インタフェース回路
JP3187303B2 (ja) データ通信システム
JPS6228903B2 (ja)
JPH05204850A (ja) バス用通信情報同期化装置及び方法及びバス型接続方式
JPH0410725A (ja) ビット同期回路
JPH0535931B2 (ja)
JPH0537588A (ja) 通信装置
JPH10154972A (ja) 無瞬断切替方式
JPH02123845A (ja) データ通信システム