JPH02275673A - ｐチャネル型絶縁ゲートバイポーラトランジスタ - Google Patents
ｐチャネル型絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JPH02275673A JPH02275673A JP1328770A JP32877089A JPH02275673A JP H02275673 A JPH02275673 A JP H02275673A JP 1328770 A JP1328770 A JP 1328770A JP 32877089 A JP32877089 A JP 32877089A JP H02275673 A JPH02275673 A JP H02275673A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- region
- specific resistance
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｎｐｎバイポーラトランジスタのベース電流
をｐチャネルＭＯＳ Ｆ ＥＴによって供給するｐチャ
ネル型絶縁ゲートバイポーラトランジスタに関する。
をｐチャネルＭＯＳ Ｆ ＥＴによって供給するｐチャ
ネル型絶縁ゲートバイポーラトランジスタに関する。
電力用スイッチング素子としてｎチャネル型絶縁ゲート
バイポーラトランジスタ （ＩＧＢＴ）が一般に使われ
始めている。これは、ｎチャネル型の縦型ＭＯＳＦＥＴ
のドレイン領域のドレイン電橋側にｐ゛層を付加したも
のと言うことができる。
バイポーラトランジスタ （ＩＧＢＴ）が一般に使われ
始めている。これは、ｎチャネル型の縦型ＭＯＳＦＥＴ
のドレイン領域のドレイン電橋側にｐ゛層を付加したも
のと言うことができる。
しかし近年、ｐチャネル型ＩＧＢＴが制御回路の簡略化
が可能およびインテリジェント化が容易ということで開
発がさかんに行われている。ｐチャネル型ＩＧＢＴはｎ
チャネル型ＩＧＢＴの導電型をすべて逆にしたものであ
る。
が可能およびインテリジェント化が容易ということで開
発がさかんに行われている。ｐチャネル型ＩＧＢＴはｎ
チャネル型ＩＧＢＴの導電型をすべて逆にしたものであ
る。
すなわち、第１図、に示すようにｎ″基板１ （第一層
）にバッファ層としての低抵抗の９０層２（第二層）を
形成し、その表面に高抵抗層の９層３ （第三層）を形
成し、このｐ−層３に選択的にｎ゛層４（第一領域）を
、さらにｎ゛層４選択的にｐ゛層５（第二領域）を、さ
らにこのｎ゛Ｎ４のｐ−Ｎ３とｐ″Ｎ５で挟まれた表面
領域をチャネル領域として、この上にゲート絶縁膜６を
介してゲート電極７を形成する。そして、ｎ゛層４ｐ゛
層５ソース電極８を、またｎ゛基板１の表面にドレイン
電８ｉ９を接触させる。ソース電極８とゲート電極の間
には層間絶縁膜１０が介在している。
）にバッファ層としての低抵抗の９０層２（第二層）を
形成し、その表面に高抵抗層の９層３ （第三層）を形
成し、このｐ−層３に選択的にｎ゛層４（第一領域）を
、さらにｎ゛層４選択的にｐ゛層５（第二領域）を、さ
らにこのｎ゛Ｎ４のｐ−Ｎ３とｐ″Ｎ５で挟まれた表面
領域をチャネル領域として、この上にゲート絶縁膜６を
介してゲート電極７を形成する。そして、ｎ゛層４ｐ゛
層５ソース電極８を、またｎ゛基板１の表面にドレイン
電８ｉ９を接触させる。ソース電極８とゲート電極の間
には層間絶縁膜１０が介在している。
この素子は、ソース電極８を接地し、ゲート電極７とド
レイン電極９に負の電圧を与えると、ＭＯＳＦＥＴがオ
ンしてｐ−ｐ１３に正孔が流れ込む。
レイン電極９に負の電圧を与えると、ＭＯＳＦＥＴがオ
ンしてｐ−ｐ１３に正孔が流れ込む。
これに対応してｎ”基板ｌからｐ−層３に電子の注入が
起こり、ｐ”層３では伝導度変調が生じることにより、
この領域の抵抗が低くなる。
起こり、ｐ”層３では伝導度変調が生じることにより、
この領域の抵抗が低くなる。
ｐチャネル型ｒ ＧＢＴをＬ負荷でターンオフする際、
Ｌ負荷逆起電力により、ドレイン電極９に負の高電圧が
印加される。この電圧は、ｐ”層３とｎ０層４の接合部
に逆バイアスの形で加わり、その結果、上記接合部には
大きな電界が発生する。
Ｌ負荷逆起電力により、ドレイン電極９に負の高電圧が
印加される。この電圧は、ｐ”層３とｎ０層４の接合部
に逆バイアスの形で加わり、その結果、上記接合部には
大きな電界が発生する。
さらに、ｎ０基板１．ｐ°層２．ｐ−Ｎ３．ｎ゛層４ｎ
ｐｎ トランジスタで一定電流を流し続けようとし、そ
の主電流は電子電流が受は持つ、約１０’Ｖ／ａｍの高
電界印加時の電子の衝撃イオン化率は、正孔のそれに比
べ約１００〜１０００倍大きいため、ｐチャネル型Ｉ
ＧＢＴはｎチャネル型ＩＧＢＴに比べ、ターンオフ時に
アバランシェ破壊を起こしやすい。
ｐｎ トランジスタで一定電流を流し続けようとし、そ
の主電流は電子電流が受は持つ、約１０’Ｖ／ａｍの高
電界印加時の電子の衝撃イオン化率は、正孔のそれに比
べ約１００〜１０００倍大きいため、ｐチャネル型Ｉ
ＧＢＴはｎチャネル型ＩＧＢＴに比べ、ターンオフ時に
アバランシェ破壊を起こしやすい。
本発明の目的は、上述の欠点を解消して、ターンオフ時
にアバランシェ破壊を起こしにくいｐチャネル型Ｉ Ｇ
ＢＴを提供することにある。
にアバランシェ破壊を起こしにくいｐチャネル型Ｉ Ｇ
ＢＴを提供することにある。
（課題を解決するための手段〕
上記の目的の達成のために、本発明は、高不純物濃度で
ｎ形の第一層、高不純物濃度でｐ形の第二層および低不
純物濃度でｐ形の第三層が順に隣接し、この第三層の表
面部に選択的にｎ形の第一領域が、さらにその第一領域
の表面部に選択的にｐ形の第二領域が形成され、第三層
と第二領域にはさまれた第一領域の上に絶縁膜を介して
ゲート電極が設けられるｐチャネル型Ｉ ＧＢＴにおい
て、第二層の厚さが１５μ以上で第三層の比抵抗が２５
０Ωｃｍ以上であり、第二層、第三層の厚さをそれぞれ
Ｗ２．Ｗ３４、第二層、第三層の比抵抗をそれぞれρ２
．ρ３Ω備、二次降伏電圧をＶＣＥＸＶとしたとき、Ｗ
ｔ”／ρｔ ×１ｎ（ρｓ ＸＷｓ ）ＸＩＯ弓の値を
Ａとすると、直交座標でＸ軸にＶｃｔｘ、Ｘ軸にＡをと
り、所定のｖｃ！ｘに対して点（４５０，２，４）。
ｎ形の第一層、高不純物濃度でｐ形の第二層および低不
純物濃度でｐ形の第三層が順に隣接し、この第三層の表
面部に選択的にｎ形の第一領域が、さらにその第一領域
の表面部に選択的にｐ形の第二領域が形成され、第三層
と第二領域にはさまれた第一領域の上に絶縁膜を介して
ゲート電極が設けられるｐチャネル型Ｉ ＧＢＴにおい
て、第二層の厚さが１５μ以上で第三層の比抵抗が２５
０Ωｃｍ以上であり、第二層、第三層の厚さをそれぞれ
Ｗ２．Ｗ３４、第二層、第三層の比抵抗をそれぞれρ２
．ρ３Ω備、二次降伏電圧をＶＣＥＸＶとしたとき、Ｗ
ｔ”／ρｔ ×１ｎ（ρｓ ＸＷｓ ）ＸＩＯ弓の値を
Ａとすると、直交座標でＸ軸にＶｃｔｘ、Ｘ軸にＡをと
り、所定のｖｃ！ｘに対して点（４５０，２，４）。
（９００，４，０）、（１２５０，７，１）を通る線と
点（４５０，１９，８） 。
点（４５０，１９，８） 。
（９００，３０，０） 、 （１２５０，３６，６）を
通る線の間の領域にＡがあるものとする。
通る線の間の領域にＡがあるものとする。
第三層の比抵抗を２５０Ｑｃｍ以上とすることにより、
第三層の不純物濃度は大きく減少する。よって、第三層
と第一領域に逆バイアスが印加されるとキャリア分でに
なう電圧が少なくなるため、空乏層を大きく広げること
でそれをおぎなう０以上により、第三層が比抵抗が２５
０Ωｃｍ未満の低比抵抗層である場合に比べ、同−逆バ
イアス印加時、接合間の電界強度は弱められ、アバラン
シェキャリアが生じにくくなる。
第三層の不純物濃度は大きく減少する。よって、第三層
と第一領域に逆バイアスが印加されるとキャリア分でに
なう電圧が少なくなるため、空乏層を大きく広げること
でそれをおぎなう０以上により、第三層が比抵抗が２５
０Ωｃｍ未満の低比抵抗層である場合に比べ、同−逆バ
イアス印加時、接合間の電界強度は弱められ、アバラン
シェキャリアが生じにくくなる。
しかし、第二層の厚さを薄くすると、ｎ形層−層、ｐ形
層二、第三層およびｎ形層−領域からなるｎｐｎトラン
ジスタのエミッタ接地電流増幅率ｈ ｆａが大きくなり
、゛全電流に占める電子電流の比が大きくなるため、ア
バランシェ破壊が生しやすくなるので、第二層の厚さを
１５−以上にする必要がある。
層二、第三層およびｎ形層−領域からなるｎｐｎトラン
ジスタのエミッタ接地電流増幅率ｈ ｆａが大きくなり
、゛全電流に占める電子電流の比が大きくなるため、ア
バランシェ破壊が生しやすくなるので、第二層の厚さを
１５−以上にする必要がある。
さらに、前記のｎｐｎ ）ランジスタのエミッタ接地電
流増幅率は、第二層の厚さ、第三層の比抵抗のほかに、
第二層の比抵抗、第三層の厚さにも依存する。この依存
性に対しては、第二層の厚さをＷｔｌ比抵抗をρ２．第
三層の厚さをＷ２．比抵抗をｐ、としたときに、 Ａ ＝ ｗ ｔ ” ／ρｔ×ｌｎ（ρ５ＸＷｓ）ＸＩ
Ｏ弓で与えられる値Ａを、Ｖ ｃｔｘ ４５０ Ｖ （
７） ＋！：きニ２．４以上、９００Ｖ（７）ときニ４
．０以上、１２５０Ｖ（７）ときに７．１以上とするこ
とにより、第一層、第二層、第三層および第一領域で形
成されるｎｐｎトランジスタのエミッタ接地電流増幅率
が小さくなり、それにより全電流に占める電子電流の比
が小さくなる。これによってアバランシェ破壊が生じに
く（なる、しかし、上記の値Ａが大きくなりすぎると、
オン電圧が高くなるので、Ｖｃｔｘ ４５０ Ｖの素子
では１９．８以下、９００Ｖ１７）素子では３０．０以
下、１２５０Ｖノ素子では３６．６以下に抑える。
流増幅率は、第二層の厚さ、第三層の比抵抗のほかに、
第二層の比抵抗、第三層の厚さにも依存する。この依存
性に対しては、第二層の厚さをＷｔｌ比抵抗をρ２．第
三層の厚さをＷ２．比抵抗をｐ、としたときに、 Ａ ＝ ｗ ｔ ” ／ρｔ×ｌｎ（ρ５ＸＷｓ）ＸＩ
Ｏ弓で与えられる値Ａを、Ｖ ｃｔｘ ４５０ Ｖ （
７） ＋！：きニ２．４以上、９００Ｖ（７）ときニ４
．０以上、１２５０Ｖ（７）ときに７．１以上とするこ
とにより、第一層、第二層、第三層および第一領域で形
成されるｎｐｎトランジスタのエミッタ接地電流増幅率
が小さくなり、それにより全電流に占める電子電流の比
が小さくなる。これによってアバランシェ破壊が生じに
く（なる、しかし、上記の値Ａが大きくなりすぎると、
オン電圧が高くなるので、Ｖｃｔｘ ４５０ Ｖの素子
では１９．８以下、９００Ｖ１７）素子では３０．０以
下、１２５０Ｖノ素子では３６．６以下に抑える。
第１図に示した構造のＩ ＧＢＴを次の方法で製作した
。先ず、ｎ９基板１の表面にエピタキシャル法でｐ°層
２．ｐ−層３を積層した。ｐ−層の表面にゲート酸化膜
６を形成後に多結晶シリコンからなるゲート電極７をそ
の上に形成し、次にゲート電極７をマスクとしてｎ０層
４を形成するためのイオン注入を行った。ｎ°層４の熱
拡散を行った後、同じ（ゲート電極７をマスクとしてｐ
゛層５イオン注入法と熱拡散法により形成した。
。先ず、ｎ９基板１の表面にエピタキシャル法でｐ°層
２．ｐ−層３を積層した。ｐ−層の表面にゲート酸化膜
６を形成後に多結晶シリコンからなるゲート電極７をそ
の上に形成し、次にゲート電極７をマスクとしてｎ０層
４を形成するためのイオン注入を行った。ｎ°層４の熱
拡散を行った後、同じ（ゲート電極７をマスクとしてｐ
゛層５イオン注入法と熱拡散法により形成した。
このあと、絶縁膜１０で被覆し、バターニングし、次い
でソースｔＦｊ８とドレイン電極９を形成することによ
って素子を完成した。
でソースｔＦｊ８とドレイン電極９を形成することによ
って素子を完成した。
このように製作したｐチャネル型ＩＧＢＴにおいて、ｐ
゛層２厚さをパラメータとしたときの二次降伏電圧ＶＣ
Ｉ！Ｘのｐ−Ｊｌｉ３の比抵抗依存性を第２図に示す、
ここでｖｃｚｘは、Ｌ負荷ターンオフにおける素子破壊
電圧を示す、この場合、ｐ゛Ｊ１２の比抵抗は０．３Ω
ｃｍに、ｐ−層３の厚さは５５−に固定した０図中に記
入された数値がｐ°層２の厚さであるが、いずれの場合
もｐ−層３の比抵抗が高いほどＶＣＥＸが上昇し、アバ
ランシェ破壊しにくいことがわかる。２００■系電源で
使用する６００■級素子で、電流導通時の安定動作領域
の上限として規定されているＶｃｔ−５００Ｖ、 Ｉ
ｃｔ−μｍ、００Ａの条件でＬ負荷でターンオフする際
にアバランシェ破壊が生しないためには、第２図よりｐ
°層２の厚さが１５μ以上でｐ−層３の比抵抗が２５０
Ω国以上必要であることがわかる。
゛層２厚さをパラメータとしたときの二次降伏電圧ＶＣ
Ｉ！Ｘのｐ−Ｊｌｉ３の比抵抗依存性を第２図に示す、
ここでｖｃｚｘは、Ｌ負荷ターンオフにおける素子破壊
電圧を示す、この場合、ｐ゛Ｊ１２の比抵抗は０．３Ω
ｃｍに、ｐ−層３の厚さは５５−に固定した０図中に記
入された数値がｐ°層２の厚さであるが、いずれの場合
もｐ−層３の比抵抗が高いほどＶＣＥＸが上昇し、アバ
ランシェ破壊しにくいことがわかる。２００■系電源で
使用する６００■級素子で、電流導通時の安定動作領域
の上限として規定されているＶｃｔ−５００Ｖ、 Ｉ
ｃｔ−μｍ、００Ａの条件でＬ負荷でターンオフする際
にアバランシェ破壊が生しないためには、第２図よりｐ
°層２の厚さが１５μ以上でｐ−層３の比抵抗が２５０
Ω国以上必要であることがわかる。
第３図はｐ−層３の厚さを７．８−に厚くした１２０Ｏ
Ｖ級Ｉ ＧＢＴでのｖｃｔｘのｐ−ｌｌｌ３の比抵抗依
存性をｐ゛層２厚さをパラメータとして示す。
Ｖ級Ｉ ＧＢＴでのｖｃｔｘのｐ−ｌｌｌ３の比抵抗依
存性をｐ゛層２厚さをパラメータとして示す。
ここで、１２０ＯＶ級素子の安全動作領域の上限値Ｖｃ
！＝ １００ＯＶ、 Ｉ ｃｔ−５０Ａでのアバラ
ンシェ破壊が生じない条件も、第３図よりｐ′″層２の
厚さが１５Ｉｎｓ以上でｐ−層３の比抵抗が２５０Ωｃ
ｍ以上必要であることがわかった。
！＝ １００ＯＶ、 Ｉ ｃｔ−５０Ａでのアバラ
ンシェ破壊が生じない条件も、第３図よりｐ′″層２の
厚さが１５Ｉｎｓ以上でｐ−層３の比抵抗が２５０Ωｃ
ｍ以上必要であることがわかった。
第４図はｐ−層３の厚さをさらに８．７μに厚くした１
５００ Ｖ級Ｉ ＧＢＴでのＶＣＩ！Ｘのｐ−層３の比
抵抗依存性を同様にｐ°層２の厚さをパラメータとして
示す、ここで、１５００ Ｖ級素子の安全動作領域の上
限値■。μｍ、２５０Ｖ 、 Ｉ ｃｔ −６７Ａで
アバランシェ破壊しない条件も、第４図よりｐ゛層２厚
さが１５ｎ以上でｐ−層３の比抵抗が２５０Ωｃｍ以上
必要であることがわかった。
５００ Ｖ級Ｉ ＧＢＴでのＶＣＩ！Ｘのｐ−層３の比
抵抗依存性を同様にｐ°層２の厚さをパラメータとして
示す、ここで、１５００ Ｖ級素子の安全動作領域の上
限値■。μｍ、２５０Ｖ 、 Ｉ ｃｔ −６７Ａで
アバランシェ破壊しない条件も、第４図よりｐ゛層２厚
さが１５ｎ以上でｐ−層３の比抵抗が２５０Ωｃｍ以上
必要であることがわかった。
第５図は、ｐ−層３の比抵抗が３００Ωｃｍ．ｐ゛層２
厚さが１５−の６００ Ｖ級素子においてｐ″層２比抵
抗を変えた時の二次降伏電圧ｖｃｔｘの変化を示す図で
ある。この図かられかるように、ＶＣＥＸは、ｐ°層２
の比抵抗に大きく依存し、比抵抗が低いほどＶＣＥＸは
上昇する。そしてＶ Ｃ！ ”’−５ｏｏｖでアバラン
シェ破壊しない条件はｐ°層２の比抵抗が０．３Ωｃｍ
以下であることがわかる。
厚さが１５−の６００ Ｖ級素子においてｐ″層２比抵
抗を変えた時の二次降伏電圧ｖｃｔｘの変化を示す図で
ある。この図かられかるように、ＶＣＥＸは、ｐ°層２
の比抵抗に大きく依存し、比抵抗が低いほどＶＣＥＸは
上昇する。そしてＶ Ｃ！ ”’−５ｏｏｖでアバラン
シェ破壊しない条件はｐ°層２の比抵抗が０．３Ωｃｍ
以下であることがわかる。
また、第５図にはオン電圧■。７のｐ゛層２比抵抗依存
性もあわせて示した。ここでオン電圧とは素子定格電流
導通時、すなわち、６００ Ｖ級素子においては■α−
５０Ａの時の電位降下である。第５図よりわかるように
、オン電圧■。７はＶＣＥＸと逆の特性を示し比抵抗が
高くなるにつれて減少する。
性もあわせて示した。ここでオン電圧とは素子定格電流
導通時、すなわち、６００ Ｖ級素子においては■α−
５０Ａの時の電位降下である。第５図よりわかるように
、オン電圧■。７はＶＣＥＸと逆の特性を示し比抵抗が
高くなるにつれて減少する。
そしてパワーデバイス一般のオン電圧規定値■。。
−３，０Ｖ以下を満足させる条件は、ｐ″Ｎ２の比抵抗
は０．１ Ωｃｍ以上であることがわかる。
は０．１ Ωｃｍ以上であることがわかる。
第６図は、ｐ−層３の比抵抗が３３０Ω備、ｐ゛層２比
抵抗が０．３Ω値の６００ Ｖ級素子においてｐ°層２
の厚さを変えた時のｖｃｔｘの変化を示す図である。ま
た、あわせてｙ ａ＋ｔの変化も示した。
抵抗が０．３Ω値の６００ Ｖ級素子においてｐ°層２
の厚さを変えた時のｖｃｔｘの変化を示す図である。ま
た、あわせてｙ ａ＋ｔの変化も示した。
ｐ゛層２比抵抗に対するのと同様、ｖｃｔｘと■。。
はｐ°層２の厚さに対し反対の特性を示し、ｐ゛Ｎ２の
厚さが増すにっれＶＨＩＸは向上するが逆に■。、は劣
化する方向にある。そして、Ｖ ｃｔ ” ５００■
でアバランシェ破壊しない条件は、ｐ゛層２厚さ１５μ
以上、またＶ ６ｆｉが３．０ Ｖ以下という条件は厚
さ２５−以下ということがわかる。
厚さが増すにっれＶＨＩＸは向上するが逆に■。、は劣
化する方向にある。そして、Ｖ ｃｔ ” ５００■
でアバランシェ破壊しない条件は、ｐ゛層２厚さ１５μ
以上、またＶ ６ｆｉが３．０ Ｖ以下という条件は厚
さ２５−以下ということがわかる。
さらに、１２００ｖ級、 １５００Ｖ級の素子について
前記実施例と同様の評価を行った。そしてあらゆる素子
において■。、とｖｃｔｘはトレードオフの関係にある
ことがわかった。前記実施例からもわかるように■。ａ
＋ｖｃｌＩＸに影響をおよぼすデバイスパラメータとし
て２９層２の比抵抗と厚さ、およびｐ−層３の比抵抗と
厚さがあることは明らかである０以上４つのパラメータ
を用い、次式を導く。
前記実施例と同様の評価を行った。そしてあらゆる素子
において■。、とｖｃｔｘはトレードオフの関係にある
ことがわかった。前記実施例からもわかるように■。ａ
＋ｖｃｌＩＸに影響をおよぼすデバイスパラメータとし
て２９層２の比抵抗と厚さ、およびｐ−層３の比抵抗と
厚さがあることは明らかである０以上４つのパラメータ
を用い、次式を導く。
Ａ＝Ｗ＊”／ ρｔＸ １ｎ（ρ５ＸＷｓ）ＸＩＯ−３
ここで Ｗｚ：ｐ”層２の厚さ（ｎ） ρ２ ：ｐ゛層２比抵抗（ΩＣＪ） Ｗ３：ｐ−層３の厚さ （−） ρ、：ｐ−層３の比抵抗（Ωｃｍ） 第７図は、６００ｖ級、 １２００Ｖ級、 １５００Ｖ
級ノｐチャネル型Ｉ ＧＢＴにおいて、上記のＡの値を
横軸にとったときのＶＣｌＸとＶ ｏａの変化をそれぞ
れ示す図である。 ６００ Ｖ繊素子で、■、−〜５０
０■でアバランシェ破壊せず、■。８が３．０ｖ以下の
条件を満たすのは２．４≦Ａ≦１９．８の場合であるこ
とがわかる。 １２０ＯＶ級素子でＶ ｃｔ −μｍ、
０００Ｖでアバランシェ破壊せず、■。７が３．０Ｖ以
下の条件を満たすのは４゜０≦Ａ≦３０．０の場合であ
ることがわかる。また、１５００ Ｖ繊素子でＶ ｃｔ
” μｍ、２５０Ｖでアバランシェ破壊せず、Ｖ０７
が３．０ Ｖ以下の条件を満たすのは７，１≦Ａ≦３６
．６の場合であることがわかる。このようなへのとるべ
き範囲をＶｃＥＸを横軸にして示したのが第８図である
。すなわち、＋Ｉａ８１を下限とし、線８２を上限とす
るＡの値をとればよい。
ここで Ｗｚ：ｐ”層２の厚さ（ｎ） ρ２ ：ｐ゛層２比抵抗（ΩＣＪ） Ｗ３：ｐ−層３の厚さ （−） ρ、：ｐ−層３の比抵抗（Ωｃｍ） 第７図は、６００ｖ級、 １２００Ｖ級、 １５００Ｖ
級ノｐチャネル型Ｉ ＧＢＴにおいて、上記のＡの値を
横軸にとったときのＶＣｌＸとＶ ｏａの変化をそれぞ
れ示す図である。 ６００ Ｖ繊素子で、■、−〜５０
０■でアバランシェ破壊せず、■。８が３．０ｖ以下の
条件を満たすのは２．４≦Ａ≦１９．８の場合であるこ
とがわかる。 １２０ＯＶ級素子でＶ ｃｔ −μｍ、
０００Ｖでアバランシェ破壊せず、■。７が３．０Ｖ以
下の条件を満たすのは４゜０≦Ａ≦３０．０の場合であ
ることがわかる。また、１５００ Ｖ繊素子でＶ ｃｔ
” μｍ、２５０Ｖでアバランシェ破壊せず、Ｖ０７
が３．０ Ｖ以下の条件を満たすのは７，１≦Ａ≦３６
．６の場合であることがわかる。このようなへのとるべ
き範囲をＶｃＥＸを横軸にして示したのが第８図である
。すなわち、＋Ｉａ８１を下限とし、線８２を上限とす
るＡの値をとればよい。
本発明によれば、高抵抗のｐ形層三層の比抵抗を２５０
Ωｃｍ以上とすることによりターンオフ耐量を大きくし
、さらにターンオフ耐量とオン電圧の間にあるトレード
オフ関係に対しては、Ａ＝Ｗ！／ρ！ＸＮ１１（ρ３
Ｘ Ｗ ｘ ） Ｘ １０−３より算出される値を適
正な範囲におさめることによりオン電圧とターンオフ耐
量の調整をとり、これによって各段階の耐圧と所定のオ
ン電圧の双方を満足するｐチャネル型Ｉ ＧＢＴを得る
ことができた。
Ωｃｍ以上とすることによりターンオフ耐量を大きくし
、さらにターンオフ耐量とオン電圧の間にあるトレード
オフ関係に対しては、Ａ＝Ｗ！／ρ！ＸＮ１１（ρ３
Ｘ Ｗ ｘ ） Ｘ １０−３より算出される値を適
正な範囲におさめることによりオン電圧とターンオフ耐
量の調整をとり、これによって各段階の耐圧と所定のオ
ン電圧の双方を満足するｐチャネル型Ｉ ＧＢＴを得る
ことができた。
第１図は本発明の実施されるｐチャネル型ＩＧＢＴの断
面図、第２図は６００■級素子における二次降伏電圧と
ｐ−層比抵抗との関係線図、第３図は１２００ Ｖ繊素
子における二次降伏電圧とｐ−層比抵抗との関係線図、
第４図は１５００ Ｖ繊素子における二次降伏電圧とｐ
−層比抵抗との関係線図、第５図は６００ Ｖ繊素子に
おける二次降伏電圧およびオン電圧とｐ゛層比抵抗との
関係線図、第６図は６００ｖ級素子における二次降伏電
圧およびオン電圧とｐ″層厚さとの関係線図、第７図は
各線素子における二次降伏電圧およびオン電圧と本発明
に基づくＡ値との関係線図、第８図はＡ値の上、下限値
と二次降伏電圧との関係線図である。 １：ｎ°第一層、２：ｐ゛第二層、３：ｐ−第三層、４
：ｎ°第一領域、５：ｐ゛第二領域、６：ゲート絶縁膜
、７：ゲート電極、８：ソース第 １ 図 Ｐμｍ、％ ｋ：ζＪｅｓ状（ｊ’Ｌ−ＣＪ第Ｚ 図 Ｐ−／’％比Ｊ＠ＪＮ （ｎｃｎ−） 潴３図 １ｏ。 ｚＯｏぶ ５００ に００ Ｐ−Ａ比Ｊへ哀（ユげ） Ｐｆ、ノ％２ｎ上ヒＩらｊｉ（ｎｃｍ）葛Ｓ （２） と＋）％ ２ｎ／！マ （ど儒〕
面図、第２図は６００■級素子における二次降伏電圧と
ｐ−層比抵抗との関係線図、第３図は１２００ Ｖ繊素
子における二次降伏電圧とｐ−層比抵抗との関係線図、
第４図は１５００ Ｖ繊素子における二次降伏電圧とｐ
−層比抵抗との関係線図、第５図は６００ Ｖ繊素子に
おける二次降伏電圧およびオン電圧とｐ゛層比抵抗との
関係線図、第６図は６００ｖ級素子における二次降伏電
圧およびオン電圧とｐ″層厚さとの関係線図、第７図は
各線素子における二次降伏電圧およびオン電圧と本発明
に基づくＡ値との関係線図、第８図はＡ値の上、下限値
と二次降伏電圧との関係線図である。 １：ｎ°第一層、２：ｐ゛第二層、３：ｐ−第三層、４
：ｎ°第一領域、５：ｐ゛第二領域、６：ゲート絶縁膜
、７：ゲート電極、８：ソース第 １ 図 Ｐμｍ、％ ｋ：ζＪｅｓ状（ｊ’Ｌ−ＣＪ第Ｚ 図 Ｐ−／’％比Ｊ＠ＪＮ （ｎｃｎ−） 潴３図 １ｏ。 ｚＯｏぶ ５００ に００ Ｐ−Ａ比Ｊへ哀（ユげ） Ｐｆ、ノ％２ｎ上ヒＩらｊｉ（ｎｃｍ）葛Ｓ （２） と＋）％ ２ｎ／！マ （ど儒〕
Claims (1)
- （１）高不純物濃度でｎ形の第一層、高不純物濃度でｐ
形の第二層および低不純物濃度でｐ形の第三層が順に隣
接し、この第三層の表面部に選択的にｎ形の第一領域が
、さらにその第一領域の表面部に選択的にｐ形の第二領
域が形成され、第三層と第二領域にはさまれた第一領域
の上に絶縁膜を介してゲート電極が設けられるものにお
いて、第二層の厚さが１５μｍ以上で第三層の比抵抗が
２５０Ωｃｍ以上であり、第二層、第三層の厚さをそれ
ぞれＷ＿２、Ｗ＿３μｍ、第二層、第三層の比抵抗をそ
れぞれρ＿２、ρ＿３Ωｃｍ、二次降伏電圧をＶ＿Ｃ＿
Ｅ＿ＸＶとしたとき、Ｗ＿２＾２／ρ＿ｚ×ｌ＿ｎ（ρ
＿３×Ｗ＿３）×１０＾−＾３の値をＡとすると、直交
座標でｘ軸にＶ＿Ｃ＿Ｅ＿Ｘ、ｙ軸にＡをとり、所定の
Ｖ＿Ｃ＿Ｅ＿Ｘに対して点（４５０、２．４）、（９０
０、４．０）、（１２５０、７．１）を通る線と点（４
５０、１９．８）、（９００、３０．０）、（１２５０
、３６．６）を通る線の間の領域にＡがあることを特徴
とするｐチャネル型絶縁ゲートバイポーラトランジスタ
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328770A JP2701496B2 (ja) | 1989-01-30 | 1989-12-19 | ｐチャネル型絶縁ゲートバイポーラトランジスタ |
| DE4002653A DE4002653A1 (de) | 1989-01-30 | 1990-01-30 | P-kanal-bipolartransistor mit isoliertem gate |
| US07/645,204 US5072265A (en) | 1989-01-30 | 1991-01-24 | P-channel insulation gate type bipolar transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036489 | 1989-01-30 | ||
| JP1-20364 | 1989-01-30 | ||
| JP1328770A JP2701496B2 (ja) | 1989-01-30 | 1989-12-19 | ｐチャネル型絶縁ゲートバイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02275673A true JPH02275673A (ja) | 1990-11-09 |
| JP2701496B2 JP2701496B2 (ja) | 1998-01-21 |
Family
ID=26357299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1328770A Expired - Fee Related JP2701496B2 (ja) | 1989-01-30 | 1989-12-19 | ｐチャネル型絶縁ゲートバイポーラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5072265A (ja) |
| JP (1) | JP2701496B2 (ja) |
| DE (1) | DE4002653A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
| DE3024015A1 (de) * | 1980-06-26 | 1982-01-07 | Siemens AG, 1000 Berlin und 8000 München | Steuerbarer halbleiterschalter |
| US4684413A (en) * | 1985-10-07 | 1987-08-04 | Rca Corporation | Method for increasing the switching speed of a semiconductor device by neutron irradiation |
-
1989
- 1989-12-19 JP JP1328770A patent/JP2701496B2/ja not_active Expired - Fee Related
-
1990
- 1990-01-30 DE DE4002653A patent/DE4002653A1/de active Granted
-
1991
- 1991-01-24 US US07/645,204 patent/US5072265A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2701496B2 (ja) | 1998-01-21 |
| DE4002653A1 (de) | 1990-08-02 |
| DE4002653C2 (ja) | 1992-01-16 |
| US5072265A (en) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02126682A (ja) | 半導体装置およびその製造方法 | |
| JP3590706B2 (ja) | 半導体装置の保護素子 | |
| JPH0465878A (ja) | 半導体装置 | |
| JPH0864811A (ja) | 電力装置集積化構造体 | |
| JPS62115765A (ja) | 半導体装置 | |
| JP2946750B2 (ja) | 半導体装置 | |
| JP3243792B2 (ja) | 横方向エミッタ切替サイリスタ素子及び縦方向エミッタ切替サイリスタ素子 | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| JP3663258B2 (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPS63186475A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JPS61222260A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| CN114759026B (zh) | 新型双回滞静电保护器件 | |
| US5731605A (en) | Turn-off power semiconductor component with a particular ballast resistor structure | |
| JPH02275673A (ja) | ｐチャネル型絶縁ゲートバイポーラトランジスタ | |
| US5331194A (en) | Bipolar static induction transistor | |
| JP2536122B2 (ja) | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ | |
| JPH04196174A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH04312978A (ja) | Ｍｏｓコントロールサイリスタ | |
| JP3110094B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3843570B2 (ja) | 横型ダイオード | |
| CN114914304B (zh) | 高镇流电阻的ldmos器件、可控硅器件及电子设备 | |
| JP2526960B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS63104481A (ja) | 伝導度変調型たて型ｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |