JPH0226810B2 - - Google Patents
Info
- Publication number
- JPH0226810B2 JPH0226810B2 JP11688082A JP11688082A JPH0226810B2 JP H0226810 B2 JPH0226810 B2 JP H0226810B2 JP 11688082 A JP11688082 A JP 11688082A JP 11688082 A JP11688082 A JP 11688082A JP H0226810 B2 JPH0226810 B2 JP H0226810B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- waveform
- counter
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 32
- 230000005856 abnormality Effects 0.000 claims description 25
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅変調波形を出力波形とする機
器の出力パルス幅の異常を検出する波形異常検出
器に関するもので、パルス列中におけるパルス欠
落および波形異常を高精度かつ速やかに検出する
ことのできる検出器を提供することにある。
器の出力パルス幅の異常を検出する波形異常検出
器に関するもので、パルス列中におけるパルス欠
落および波形異常を高精度かつ速やかに検出する
ことのできる検出器を提供することにある。
近年とみに多くなつてきたパルス幅変調出力波
形を出力とする機器において、その波形異常検出
器として高精度かつ高安定なものが必要となつて
きつつある。
形を出力とする機器において、その波形異常検出
器として高精度かつ高安定なものが必要となつて
きつつある。
第１図は従来の波形異常検出器の構成を示す図
で、第２図は第１図の各部動作を説明するための
動作波形図である。図において１は積分器、２は
パルスエツジ検出器、３，３′は比較器、４′，
４′は設定器、５は論理和回路（OR回路）であ
り、第１図に示す各部イ〜チの動作状態を第２図
イ〜チに対応して示してある。従来の検出方式と
しては第１図の構成図ならびに第２図の動作波形
図に示すように、第２図イに示す検出パルスを入
力とする積分器１を設け、パルスの始まりと同時
に積分動作を開始し、パルスエツジ検出器２にて
第２図ホに示されるような検出パルスのエツジを
検出し、この検出信号にて比較器３および３′に
比較指令として与えると共に積分器１の動作を停
止、リセツトし、次の検出パルスに備えるように
した方式が提案されている。
で、第２図は第１図の各部動作を説明するための
動作波形図である。図において１は積分器、２は
パルスエツジ検出器、３，３′は比較器、４′，
４′は設定器、５は論理和回路（OR回路）であ
り、第１図に示す各部イ〜チの動作状態を第２図
イ〜チに対応して示してある。従来の検出方式と
しては第１図の構成図ならびに第２図の動作波形
図に示すように、第２図イに示す検出パルスを入
力とする積分器１を設け、パルスの始まりと同時
に積分動作を開始し、パルスエツジ検出器２にて
第２図ホに示されるような検出パルスのエツジを
検出し、この検出信号にて比較器３および３′に
比較指令として与えると共に積分器１の動作を停
止、リセツトし、次の検出パルスに備えるように
した方式が提案されている。
この方式の動作は第２図ニに示す積分器１の出
力が、第２図ホに示すパルスエツジ検出器２の出
力信号発生時点にて比較器３，３′にて比較され
る。いま第２図イに示す検出入力の幅が長くなつ
た場合には、第２図ニに示す積分器１の出力波形
が１点鎖線に示すようになり、第２図ホ，ヘなら
びにチに示すようにパルスエツジ検出器２、比較
器３、論理和回路５が動作（Ａ点）する。また逆
に第２図イに示す検出入力の幅が短くなつた場合
には、第２図ニに示す積分器１の出力波形が破線
に示すようになり、第２図ホ，トならびにチに示
すようにパルスエツジ検出器２、比較器３′、論
理和回路５が動作（Ｂ点）する。
力が、第２図ホに示すパルスエツジ検出器２の出
力信号発生時点にて比較器３，３′にて比較され
る。いま第２図イに示す検出入力の幅が長くなつ
た場合には、第２図ニに示す積分器１の出力波形
が１点鎖線に示すようになり、第２図ホ，ヘなら
びにチに示すようにパルスエツジ検出器２、比較
器３、論理和回路５が動作（Ａ点）する。また逆
に第２図イに示す検出入力の幅が短くなつた場合
には、第２図ニに示す積分器１の出力波形が破線
に示すようになり、第２図ホ，トならびにチに示
すようにパルスエツジ検出器２、比較器３′、論
理和回路５が動作（Ｂ点）する。
このようにして、第２図イに示す検出入力の幅
が長くなつても短かくなつても論理和回路５より
異常検出信号を取り出すようにしているものであ
る。
が長くなつても短かくなつても論理和回路５より
異常検出信号を取り出すようにしているものであ
る。
この種の波形異常検出ではパルスの欠落は検出
することができず、また検出回路に積分回路等の
アナログ要素を用いるため、温度ドリフト等によ
る精度の低下は否めず、微妙な調整が必要とな
る。また、検出パルスが高い周波数になればなる
ほど性能の高い積分器を使用しなければならない
という不具合点があり、検出器として精度および
安定性においても欠ける面があつた。
することができず、また検出回路に積分回路等の
アナログ要素を用いるため、温度ドリフト等によ
る精度の低下は否めず、微妙な調整が必要とな
る。また、検出パルスが高い周波数になればなる
ほど性能の高い積分器を使用しなければならない
という不具合点があり、検出器として精度および
安定性においても欠ける面があつた。
本発明はかかる不具合点に鑑み、これを解消し
高精度かつ安定な波形異常検出をなし得るように
したものである。
高精度かつ安定な波形異常検出をなし得るように
したものである。
以下、本発明を実施例図面にもとづいて説明す
る。第３図は本発明の基本的な構成を示す図で、
１０は所定の周波数にて発振する発振器、１１は
発振器１０の出力パルスにて検出信号を記録する
レジスタ、１２，１２′は排他的論理和回路（EX
−OR回路）１３はカウンタ、１４は設定回路で
ある。図において、被検出信号は発振器１０より
の出力パルスと共にレジスタ１１に加えられる。
レジスタ１１の１つの出力（Q1出力）は被検出
信号と共に排他的論理和回路１２に加えられる。
このレジスタ１１のQ1出力は、もう１つのレジ
スタ１１の出力（Q2出力）と共に、排他的論理
和回路１２′に加えられる。カウンタ１３は発振
器１０よりの出力信号をクロツクパルスとするカ
ウンタで、前記排他的論理和回路１２および１
２′の出力が、それぞれ該カウンタ１３のリセツ
トおよびプリセツト信号として印加され、排他的
論理和回路１２′の信号により設定回路１４の値
がプリセツトされるカウンタ動作を行うもので構
成される。
る。第３図は本発明の基本的な構成を示す図で、
１０は所定の周波数にて発振する発振器、１１は
発振器１０の出力パルスにて検出信号を記録する
レジスタ、１２，１２′は排他的論理和回路（EX
−OR回路）１３はカウンタ、１４は設定回路で
ある。図において、被検出信号は発振器１０より
の出力パルスと共にレジスタ１１に加えられる。
レジスタ１１の１つの出力（Q1出力）は被検出
信号と共に排他的論理和回路１２に加えられる。
このレジスタ１１のQ1出力は、もう１つのレジ
スタ１１の出力（Q2出力）と共に、排他的論理
和回路１２′に加えられる。カウンタ１３は発振
器１０よりの出力信号をクロツクパルスとするカ
ウンタで、前記排他的論理和回路１２および１
２′の出力が、それぞれ該カウンタ１３のリセツ
トおよびプリセツト信号として印加され、排他的
論理和回路１２′の信号により設定回路１４の値
がプリセツトされるカウンタ動作を行うもので構
成される。
以上の基本的な構成の詳細な動作を第３図の構
成図ならびに第４図、第５図の動作波形図を用い
て説明する。第４図、第５図は第３図の各部動作
を説明するための動作波形図で、第３図に示す各
部イ〜ホならびにトの動作状態を第４図、第５図
イ〜ホならびにトに対応して示してある。
成図ならびに第４図、第５図の動作波形図を用い
て説明する。第４図、第５図は第３図の各部動作
を説明するための動作波形図で、第３図に示す各
部イ〜ホならびにトの動作状態を第４図、第５図
イ〜ホならびにトに対応して示してある。
まず第３図、第４図によつて説明すると、第４
図イに示す検出パルスの入力および第４図ロに示
す発振器１０の出力が、それぞれレジスタ１１の
データ入力端子Ｄおよびクロツク入力端子Ｃにデ
ータ入力およびクロツク入力として加えられる
と、レジスタ１１の出力端子Q1より第４図ハに
示すQ1出力を、出力端子Q2より前記第４図ハの
Q1出力より更に発振器１０の出力周期の遅れを
もつた波形のQ2出力を、それぞれ出力する。排
他的論理和回路１２で検出入力波形（第４図イ）
とレジスタ１１のQ1出力の論理をとり、排他的
論理和回路１２′でレジスタ１１のQ1出力とQ2出
力の論理をとり、それぞれカウンタ１３のリセツ
ト端子Ｒならびにプリセツト端子REに、リセツ
ト信号４（第４図ニ）とプリセツト信号（第４図
ホ）として印加する。
図イに示す検出パルスの入力および第４図ロに示
す発振器１０の出力が、それぞれレジスタ１１の
データ入力端子Ｄおよびクロツク入力端子Ｃにデ
ータ入力およびクロツク入力として加えられる
と、レジスタ１１の出力端子Q1より第４図ハに
示すQ1出力を、出力端子Q2より前記第４図ハの
Q1出力より更に発振器１０の出力周期の遅れを
もつた波形のQ2出力を、それぞれ出力する。排
他的論理和回路１２で検出入力波形（第４図イ）
とレジスタ１１のQ1出力の論理をとり、排他的
論理和回路１２′でレジスタ１１のQ1出力とQ2出
力の論理をとり、それぞれカウンタ１３のリセツ
ト端子Ｒならびにプリセツト端子REに、リセツ
ト信号４（第４図ニ）とプリセツト信号（第４図
ホ）として印加する。
カウンタ１３は、そのリセツト端子Ｒおよびプ
リセツト端子PEに信号が印加されていない時に、
端子CPに入力されるパルスをカウントする。ま
たリセツト端子Ｒに信号が加えられると無条件で
カウント内容は零となり、プリセツト端子PEに
信号が加えられると端子Ｐに与えられる設定回路
１４の信号を無条件でカウンタ１３内にプリセツ
トする。カウンタ１３の出力端子COは、カウン
ト内容がオーバーフローすると信号（波形異常信
号）を出力するもので、Ｎビツトのカウンタであ
れば2N個のパルスをカウントした時に出力信号を
発する。第４図ヘはそのカウンタ１３のカウント
量の動作状態を示している。
リセツト端子PEに信号が印加されていない時に、
端子CPに入力されるパルスをカウントする。ま
たリセツト端子Ｒに信号が加えられると無条件で
カウント内容は零となり、プリセツト端子PEに
信号が加えられると端子Ｐに与えられる設定回路
１４の信号を無条件でカウンタ１３内にプリセツ
トする。カウンタ１３の出力端子COは、カウン
ト内容がオーバーフローすると信号（波形異常信
号）を出力するもので、Ｎビツトのカウンタであ
れば2N個のパルスをカウントした時に出力信号を
発する。第４図ヘはそのカウンタ１３のカウント
量の動作状態を示している。
しかして検出入力の周波数をＦ、発振器１０の
周波数をｆ、カウンタ１１３のビツト数をＮ、設
定回路１４によるプリセツト数をｎ、異常検出し
ようとするパルス幅と等価な発振器１０のパルス
数をn′とすると、 １／ｆ×2N＝（１／2F−１／ｆ）＋１／ｆ（ｎ＋n′
） なる関係が成り立つ。
周波数をｆ、カウンタ１１３のビツト数をＮ、設
定回路１４によるプリセツト数をｎ、異常検出し
ようとするパルス幅と等価な発振器１０のパルス
数をn′とすると、 １／ｆ×2N＝（１／2F−１／ｆ）＋１／ｆ（ｎ＋n′
） なる関係が成り立つ。
ここで被検出パルス波形が正常であれば、もし
くは設定回路１４で設定される値の幅以内の変化
であればカウンタ１３はオーバーフローせず、従
つてCO端子より信号（波形異常信号）は出力し
ない。
くは設定回路１４で設定される値の幅以内の変化
であればカウンタ１３はオーバーフローせず、従
つてCO端子より信号（波形異常信号）は出力し
ない。
第５図は設定回路１４で設定された値以上に検
出入力が変化した場合の各部の動作状態を第５図
イ〜トに示すもので、このときのカウンタ１３の
CO出力（第５図ト）を異常検出信号とすれば良
い。
出入力が変化した場合の各部の動作状態を第５図
イ〜トに示すもので、このときのカウンタ１３の
CO出力（第５図ト）を異常検出信号とすれば良
い。
かかる方式によれば、非常に簡単な回路構成で
パルス波形欠落を含む異常検出が可能で、従来方
式に比しデジタル方式で行うため、その精度およ
び安定度は格段に向上する。
パルス波形欠落を含む異常検出が可能で、従来方
式に比しデジタル方式で行うため、その精度およ
び安定度は格段に向上する。
第６図は本発明の他の実施例を示す構成図で、
図中第３図と同じ番号のものは同じ機能を有する
ものを示している。第３図と重復する説明は略省
するが第６図の構成図においては、レジスタ１１
には出力端子Q1，Q2の他にさらにもう１つの出
力端子Q3が設けられている。また排他的論理和
回路１２，１２′の他にさらに１つの排他的論理
和回路１２″が設けられており、レジスタ１１の
Q2出力とQ3出力がその排他的論理和回路１２″に
加えられる。１５は設定回路、１６はデジタルコ
ンパレータ、１７は論理回路（OR回路）を表わ
している。第６図での排他的論理和回路１２の出
力はデジタルコンパレータ１６に与えられてい
る。また排他的論理和回路１２′および１２″の出
力が、それぞれカウンタ１３のリセツト端子Ｒ、
プリセツト端子PEに、リセツト信号とプリセツ
ト信号として印加されている。
図中第３図と同じ番号のものは同じ機能を有する
ものを示している。第３図と重復する説明は略省
するが第６図の構成図においては、レジスタ１１
には出力端子Q1，Q2の他にさらにもう１つの出
力端子Q3が設けられている。また排他的論理和
回路１２，１２′の他にさらに１つの排他的論理
和回路１２″が設けられており、レジスタ１１の
Q2出力とQ3出力がその排他的論理和回路１２″に
加えられる。１５は設定回路、１６はデジタルコ
ンパレータ、１７は論理回路（OR回路）を表わ
している。第６図での排他的論理和回路１２の出
力はデジタルコンパレータ１６に与えられてい
る。また排他的論理和回路１２′および１２″の出
力が、それぞれカウンタ１３のリセツト端子Ｒ、
プリセツト端子PEに、リセツト信号とプリセツ
ト信号として印加されている。
第７図、第８図は第６図の各部動作状態を示す
動作波形図で、第６図に示す各部イ〜ヲの動作状
態を第７図イ〜リ、第８図イ〜ヲに対応して示し
てある。第７図の各部動作状態図は前記第４図と
同様のものであるから説明は省略する。第８図は
設定回路で設定された値以上に検出入力が変化し
た場合の動作状態であり、第８図ヘに示される排
他的論理和回路１２の出力はデジタルコンパレー
タ１６の比較指令信号として与えられている時の
みデジタルコンパレータ１６は比較動作を行うも
のである。しかして第８図に示すように排他的論
理和回路１２の出力は検出入力のエツジで信号を
出しているので、この時、カウンタ１３カウント
出力Q1〜Qoの値が設定回路１５にて与えられる
デジタル量より小さい場合には、第８図ヌに示す
ようにデジタルコンパレータ１６は異常検出信号
を出力することとなる。第６図の論理和回路１７
は第３図〜第５図で説明した動作によるカウンタ
１３のCO出力と前記デジタルコンパレータ１６
の出力論理和をとり、その出力として異常検出信
号を出力するものである。
動作波形図で、第６図に示す各部イ〜ヲの動作状
態を第７図イ〜リ、第８図イ〜ヲに対応して示し
てある。第７図の各部動作状態図は前記第４図と
同様のものであるから説明は省略する。第８図は
設定回路で設定された値以上に検出入力が変化し
た場合の動作状態であり、第８図ヘに示される排
他的論理和回路１２の出力はデジタルコンパレー
タ１６の比較指令信号として与えられている時の
みデジタルコンパレータ１６は比較動作を行うも
のである。しかして第８図に示すように排他的論
理和回路１２の出力は検出入力のエツジで信号を
出しているので、この時、カウンタ１３カウント
出力Q1〜Qoの値が設定回路１５にて与えられる
デジタル量より小さい場合には、第８図ヌに示す
ようにデジタルコンパレータ１６は異常検出信号
を出力することとなる。第６図の論理和回路１７
は第３図〜第５図で説明した動作によるカウンタ
１３のCO出力と前記デジタルコンパレータ１６
の出力論理和をとり、その出力として異常検出信
号を出力するものである。
このように本発明によれば、パルス列中の１パ
ルス欠落はもちろんのこと、パルス波形の異常を
高精度かつ高安定に検出することが可能であり、
非常に良好なる検出器の実現が可能であり、基準
信号波形のモニター、パルス幅制御機器の異常検
出器等その適用範囲は広く、工業的価値は非常に
大なるものである。
ルス欠落はもちろんのこと、パルス波形の異常を
高精度かつ高安定に検出することが可能であり、
非常に良好なる検出器の実現が可能であり、基準
信号波形のモニター、パルス幅制御機器の異常検
出器等その適用範囲は広く、工業的価値は非常に
大なるものである。
第１図は従来の波形異常検出器を示す構成図、
第２図は第１図の各部動作波形図、第３図は本発
明の一実施例を示す構成図、第４図、第５図は第
３図の各部動作波形図、第６図は本発明の他の実
施例を示す構成図、第７図、第８図は第６図の各
部動作波形図である。 １……積分器、２……パルスエツジ検出器、
３，３′……比較器、４，４′……設定器、５，１
７……論理和回路、１０……発振器、１１……レ
ジスタ、１２，１２′，１２″……排他的論理和回
路、１３……カウンタ、１４，１５……設定回
路、１６……デジタルコンパレータ。
第２図は第１図の各部動作波形図、第３図は本発
明の一実施例を示す構成図、第４図、第５図は第
３図の各部動作波形図、第６図は本発明の他の実
施例を示す構成図、第７図、第８図は第６図の各
部動作波形図である。 １……積分器、２……パルスエツジ検出器、
３，３′……比較器、４，４′……設定器、５，１
７……論理和回路、１０……発振器、１１……レ
ジスタ、１２，１２′，１２″……排他的論理和回
路、１３……カウンタ、１４，１５……設定回
路、１６……デジタルコンパレータ。
Claims (1)
- 【特許請求の範囲】 １ パルス幅変調波形を出力波形とする機器の出
力パルス幅の異常を検出する波形異常検出器にお
いて、所定の周波数にて発振する発振器と、該発
振器の出力パルスにて検出信号を記録するレジス
タと、該レジスタの第１の所定出力と前記検出信
号との排他的論理和信号をリセツト信号とし、か
つ前記レジスタの第１の所定出力と第２の所定出
力との排他的論理和信号をプリセツト信号とし、
前記発振器の出力パルスにてカウント動作するカ
ウンタを備え、第１の設定回路出力によつてプリ
セツトされる値に応動し、パルス欠落ならびに波
形異常時に前記カウンタの所定の出力端子からの
出力信号を異常検出信号として取出すように構成
したことを特徴とする波形異常検出器。 ２ パルス幅変調波形を出力波形とする機器の出
力パルス幅の異常を検出する波形異常検出器にお
いて、所定の周波数にて発振する発振器と、該発
振器の出力パルスにて検出信号を記録するレジス
タと、該レジスタの第１の所定出力と第２の所定
出力との排他的論理和信号をリセツト信号とし、
かつ前記レジスタの第２の所定出力と第３の所定
出力との排他的論理和信号をプリセツト信号と
し、前記発振器の出力パルスにてカウント動作す
るカウンタを備えるとともに、第１の設定回路出
力によつてプリセツトされる値に応動し、パルス
欠落ならびに波形異常時に前記カウンタの所定の
出力端子からの出力信号を異常検出信号として取
り出し、前記レジスタの第１の所定出力と前記検
出信号との排他的論理和信号にて第２の設定回路
出力と前記カウンタのカウント内容を比較する比
較器を設け、かつ検出入力波形の周波数が高くな
つた時に検出動作する比較器出力信号と前記異常
検出信号とを入力する論理和回路を具備し、該論
理和回路の出力信号を発生するように構成したこ
とを特徴とする波形異常検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688082A JPS598426A (ja) | 1982-07-07 | 1982-07-07 | 波形異常検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688082A JPS598426A (ja) | 1982-07-07 | 1982-07-07 | 波形異常検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598426A JPS598426A (ja) | 1984-01-17 |
| JPH0226810B2 true JPH0226810B2 (ja) | 1990-06-13 |
Family
ID=14697919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11688082A Granted JPS598426A (ja) | 1982-07-07 | 1982-07-07 | 波形異常検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598426A (ja) |
-
1982
- 1982-07-07 JP JP11688082A patent/JPS598426A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS598426A (ja) | 1984-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4657406A (en) | Timing generating device | |
| USRE43761E1 (en) | Jitter measuring method and device | |
| SE451926B (sv) | Signalvagsstyrkrets | |
| US6545621B1 (en) | Digitally programmable pulse-width modulation (PWM) converter | |
| US20050207523A1 (en) | Jitter detection circuit | |
| US6229864B1 (en) | Phase locked loop lock condition detector | |
| JPH1070444A (ja) | デジタルノイズフィルター | |
| EP0572161A2 (en) | AGC with non-linear gain for PLL circuits | |
| JPH0226810B2 (ja) | ||
| JPH03267833A (ja) | クロック断検出回路 | |
| JPH05103473A (ja) | インバータ装置 | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JPH04285422A (ja) | 過電圧検出回路 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| JPS5980018A (ja) | 位相検出回路 | |
| JPS60164965A (ja) | 情報再生装置 | |
| JPH0325227Y2 (ja) | ||
| JPH01273426A (ja) | デルタ変調器 | |
| JPH0556686B2 (ja) | ||
| JPH04350572A (ja) | 商用電源異常検出回路 | |
| JPH01250769A (ja) | 位相差判別回路 | |
| JP2004134934A (ja) | デジタル・アナログ信号変換器のリファレンス信号異常判定装置 |