JPH01273426A - デルタ変調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ・デジタル変換器のうチ歪の発生を低
減したデルタ変調器に関するものである。

従来の技術 デルタ変調器はアナログ・デジタル変換器の一種であり
、一定時間ごとに標本化する際の各標本間の差分に着目
し、この情報を符号化するとともに、生じた誤差を後続
の標本により修正していくものである。

以下、図面を参照しながら上述したような従来のデルタ
変換器について説明を行う。第３図は従来のデルタ変調
器の構成を示したブロック図である。一般にデルタ変調
器は第３図に示すようにアナログ信号入力端子２０１．
減算器２０２、比較器２ｏ３、局部復調器２ｏ４、デル
タ変調信号出力端子２０６からなり、入力であるアナロ
グ信号に対して、１標・本化周期前に標本化した電位と
比較して増加しているか、減少しているかという情報を
１ビツトの符号で出力するものである。

まずアナログ入力端子２０１に入力されたアナログ信号
は減算器２０２に入力される。減算器２０２において１
標本化周期前に標本化した電位を出力する局部復調器２
０４の出力との差がとられ、比較器２０３に入力される
。比較器２０３に入力される信号がある一定の基準電位
に対して大きければ、アナログ入力信号は１標本化前の
電位と比較して増加したと判断される。また基準電位に
対して小さければアナログ入力信号は１標本化前の電位
と比較して減少したと判断される。そして比較器２０３
は増加と判断したときは′１”を減少と判断したときは
０”をデルタ変調信号出力端子２０５に出力し、これが
デルタ変調信号となる。一方局部復調器２０４では比較
器２０３の出力であるデルタ変調信号をもとにアナログ
信号を復調し、減算器２０２に出力している。

第４図は上述した従来のデルタ変調器の一例を示す回路
図である。アナログ信号入力端子２０６より入力された
アナログ信号はコンデンサ２０７を通して直流成分を除
去され、抵抗２０８を通して局部復調器２１６の出力か
ら抵抗２０９を通した信号と加算され、Ｄフリップフロ
ップ２１３のＤ端子に入力される。ただし、局部復調器
２１６の入力にはＤフリップフロップ２１３０反転出力
（Ｑ）を使用しているために、抵抗２０８と抵抗２０９
は減算器と同じ効果になっている。

次にＤフリップフロップ２１３は入力電位によってアナ
ログ入力信号が１標本化前に標本化した電位と比較して
増加・減少の判断をする。Ｄ端子の電位がスレッシュホ
ールドレベルより高電位ならば増加と判断し、″１”を
Ｑ端子に、”φ”をＱ端子に出力する。Ｄ端子の電位が
スレッシュホールドレベルより低電位であれば減少と判
断し、１φ”をｑ端子に、＠１”をＱ端子に出力する。

ｑ端子よシ出力された信号がデルタ変調信号であり、デ
ルタ変調信号出力端子２１４に出力される。

一方、Ｑ端子より出力された１”、′φ”が反転したデ
ルタ変調信号は局部復調器２１６に入力される。局部復
調器２１５は抵抗２１１とコンデンサ２１０で構成され
ており、′１”、′φ”に対応した電位の入力によって
抵抗２１１を介してコンデンサ２１０に充放電をする。

このとき抵抗２１１とコンデンサ２１０の時定数τが標
本化周期Ｔに比べ非常に大きいとき、この局部復調器２
１６は積分回路となり、積分した結果が一標本化周期前
に標本化したアナログ入力信号の電位となる。

発明が解決しようとする課題 しかしながら、上述した従来のデルタ変調器ではＤフリ
ップフロップの特性１歪を発生してし１うという問題点
を持っていた。

第５図はアナログ入力信号がゼロの時の（＆）クロック
信号、（′ｂ）理想的なデルタ変調器のＤフリップフロ
ップのＤ端子入力信号、（Ｃ）理想的なデルタ変調器の
Ｄフリップ７０ツブのＱ端子の出力信号、（ｄ）従来の
デルタ変調器におけるＤフリップフロップのＤ端子入力
信号（第４図のＢ点）、（６）従来のデルタ変調器にお
けるＤフリップフロップのＱ端子の出力信号（第４図の
０点）を示す波形図である。

アナログ入力信号がない場合、理想的には出力デルタ変
調信号は第５図（０）のようにＤフリップフロップに供
給されるクロック信号の立上シごとに、″１″、“φ”
を繰返す信号となる。あるクロックの立上り時に、Ｄフ
リップ７０ツブのＤ端子の入力信号がスレッシュホール
ドレベルｖＴＩＩヨリ高電位であった場合、Ｑ端子から
は“１”が出力され、Ｑ端子からは１φ”が出力される
。Ｑ端子から１φ”が出力されると局部復調器２１６で
は局部復調器２１６の抵抗２１１とコンデンサ２１０で
決まる時定数で放電が行われ、ＤフリップフロップのＤ
端子の入力信号は下降しはじめＶＴＩＩよシ低電位とな
る。そして次のクロック信号の立上りでは■フリップフ
ロップのＤ端子の電位が１テＨよシ低電位なのでＱ端子
からは“φ”が出力され、可端子からは１１”が出力さ
れる。可端子から″１”が出力されると局部復調器２１
６では充電が行われ、Ｄフリップフロップ２１３のＤ端
子の入力信号は上昇しはじめＶＴＩＩよシ高電位となる
。

このような繰返しによって理想的な動作ではＤフリップ
フロップのＱ端子からは１”、″φ”が繰返し出力され
る。

しかしながら、従来のデルタ変調器において実際のＤフ
リップフロップでは、クロックの立上りからＱ端子やＱ
端子に出力されるまでに遅延Δｔが存在するためにデル
タ変調信号であるＤフリップフロップのＱ端子から′１
”、′φ”が交互に出力されない状態が発生する。第６
図（ｌｉ）に示すように、あるクローｌりの立上シ時に
ＤフリップフロップのＤ端子の入力信号がスレッシュホ
ールドレベルＶＴ！Ｉよυ高電位であった場合、遅延Δ
ｔが存在するために、可端子からはΔｔだけ遅れてから
”φ”が出力される。従ってＤフリップフロップのＤ端
子の入力信号はΔｔだけ遅れて電位が下降しはじめる。

この場合次のクロックの立上り時にはＤ端子の入力信号
はＶＴＲよりまだ高電位になる状態が発生する。Ｄ端子
の入力信号がｖ■よシ高電位のときは再び可端子から“
φ”が出力され、Ｄ端子の電位はさらに下降し続ける。

次のクロックの立上シ時にはＤ端子の入力信号はｖテ！
よシ低電位となり可端子から１１”が出力されるが、さ
らに次のクロックの立上りでも遅延Δｔのために再び′
１”がＱ端子から出力される。つまシ、クロックの立上
りから可端子の出力までに遅延が存在するためにデルタ
変調信号であるｑ出力は′１”。

”φ”が交互に出力されるのではなく、１１″。

１１”、′φ”、＠φ”のように理想動作でない判断誤
りを起こしてしまう。

以上の例ではアナログ入力信号がゼロの場合について述
べたが、入力信号がある場合、この判断誤りが歪となっ
て発生する。とりわけ第４図の従来のデルタ変調器の回
路図における五点の電位がＤフリップフロップ２１３の
スレッシュホールドレベルＶ？Ｉの近くになっていると
きに歪が発生しヤスく、を源電圧５　Ｖ　、　ＶＴＲ２
，５Ｖ　、　Ｑ　出力”１”レベルがｓＶ、Ｑ出力６φ
”レベルがＯｖのＤフリップフロップを用いて、アナロ
グ信号入力端子に正弦波を入力、した場合、ム点では正
弦波の傾きの絶対値が最も大きい点が２，５ｖの電位と
なるため、この点で歪が発生するためにデルタ変調信号
には２次高調波歪が発生してしまう。

本発明はこのような従来の問題点を解消するものであり
、歪の発生を低減した高性能なデルタ変調器を提供する
ものである。

課題を解決するための手段 この目的を達成するために、本発明のデルタ変調器はア
ナログ信号が所定のレベルよシ大なる振幅の入力時に、
減算器の入力の最大電位が比較器のスレッシュホールド
レベル以下になるようにアナログ信号の直流オフセット
を制御する構成となっている。

作用 本発明は上記した直流オフセット制御をすることによっ
て比較器入力信号の電位の上昇時の傾きの絶対値と下降
時の傾きの絶対値が異ってくる。

即ち、比較器の入力信号の電位が上昇している場合、傾
きが小さく、比較器の入力信号は何回か連続して比較器
基準電位に対して低電位になる。従って遅延による判断
誤りを起こしても、デルタ変調信号はもともと何回か連
続して１φ”を出力しているので１回の判断誤りによる
相対的誤差は小さくなり、歪発生は小さくなる。また比
較器の入力信号の電位が下降している場合、傾きの絶対
値が大きくなシ標本化周期Ｔと遅延Δｔの間（Ｔ−Δｔ
）に比較器基準電位より低電位になる確率が高くなり、
判断誤シを起こしに〈〈なって歪の発生が低減でき、高
性能なデルタ変調器が実現できる。

実施例 以下、本発明の一実施例におけるデルタ変調器について
図面を参照して説明する。第１図は本発明の一実施例に
おけるデルタ変調器の回路図である。なお、第１図に示
す本実施例のデルタ変調器は、基本的には従来のデルタ
変調器と同じ構成であるので、同一構成部分には同一番
号を付して詳細な説明を省略する。第１図において２０
７はアナログ入力信号の直流成分を除去するコンデンサ
であり、１０１はアナログ入力信号の直流オフセットを
制御する抵抗である。

第４図に示した従来例のデルタ変調器のように、本実施
例のデルタ変調器も局部復調器２１６の出力とアナログ
入力信号を加算するのであるが、抵抗１ｏ１が存在する
ために、抵抗２０９、抵抗２０８、抵抗１０１ｆ：通じ
て接地点へ電流が流れ局部復調器２１６のコンデンサ２
１０への充放ｔによる局部復調器２１６の出力電位の増
加・減少する際の時間変化の傾きの絶対値が異ってくる
。

従ってＤフリップフロップ（以下ＤＦＦという）２１３
のＤ端子の入力電位は、上昇時の傾きが小さくなり、ま
た下降時の傾きの絶対値が大きくなシ、ＤＦＦ２１３の
遅延による歪発生が低減できる。

以下第２図を用いて詳しく説明すると、第２図（Δ）は
ＤＦＦ２１３の標本化クロック信号、（ｂ）はＤＦＦ２
１３への入力信号、（Ｃ）は出力されるデルタ変調信号
の一例を示す波形図である。第２図（ｂ）かられかるよ
うに、直流オフセットを制御することによってＤＦＦ２
１３の入力信号の電位の上昇時の傾きの絶対値と下降時
の傾きの絶対値が異ってくる。ＤＦＦ２１３の入力信号
の電位が上昇している場合、傾きが小さく、ＤＦＦ２１
３の入力信号は何回か連続してＤＦＦ２１３の基準電位
に対して低電位になる。従って遅延による判断誤りを起
こしても、デルタ変調信号はもともと何回か連続して１
φ”を出力しているので１回の判断誤りによる相対的誤
差は小さくなり、歪発生は小さくなる。またＤＦＦ２１
３の入力信号の電位が下降している場合、傾きの絶対値
が大きくなり、標本化周期Ｔと遅延Δｔの間（Ｔ−Δｔ
）にＤＦＦ２１３の基準電位より低電位になる確率が高
くなシ、判断誤りを起こしにくくなる。従って歪の発生
が低減でき、高性能なデルタ変調器が実現できる。

以上のように、ごくわずかな改良によってアナログ入力
信号のオフセ・ソト値を制御１１、歪発生を低減１．た
高性能なデルタ変調器とすることができる。

なお、本実施例ではアナログ入力信号の直流成分を除去
するコンデンサの直後に抵抗を用いてオフセットを制御
したが、ＤＦＦ２１３のＤ端子入力部に抵抗を用いても
同様な効果が得られる。

発明の詳細 な説明したように、本発明のデルタ変調器はアナログ入
力信号の直流オフセラトラ制御するオフセット回路によ
って、素子の遅延特性によって発生する歪を低減するこ
とを可能としたものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデルタ変調器の回路
図、第２図はアナログ入力信号がゼロの時のｅ）標本化
クロック信号、（ｂ）本実施例におけるデルタ変調器の
ＤフリップフロップのＤ端子入力信号、（０）同Ｑ端子
出力信号の波形図、第３図は従来のデルタ変調器を示す
ブロック図、第４図は従来例におけるデルタ変調器の回
路図、第６図はアナログ入力信号がゼロの時の（＆）標
本化クロック信号、（１））理想的なデルタ変調器のＤ
フリップフロップのＤ端子入力信号、（０）理想的なデ
ルタ変調器のＤフリップフロップのＱ端子出力信号、（
ｄ）従来例におけるデルタ変調器のＤフリップフロップ
のＤ端子入力信号、（ｅ）同Ｑ端子出力信号の波形図で
ある。 １０１・・・・・・オフセット回路用抵抗、２０６・・
・・・・アナログ信号入力端子、２１２・・・・・・標
本化クロック入力端子、２１３・・・・・・Ｄフリップ
フロップ、２１４・・・・・・デルタ変調信号出力端子
、２１６・・・・・・局部復調器、２０１・・・・・・
アナログ信号入力端子、２０２・・・・・・減算器、２
０３・・・・・・比較器、２０４・・・・・・局部復調
器、２０５・・・・・・デルタ変調信号出力端子、Ｔ・
・・・・・標本化クロックの周期、ＶＴＲ・・・・・・
Ｄフリップフロップのスレッシュホールドレベル、Δｔ
・・・・・・Ｄフリップフロップの遅延時間。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名２θ
６−−−アナログイ畠号入力ｊｌ子第１図 Ｌ＝＝−−＝＝−Ｊ 第　３　図

Claims (1)

【特許請求の範囲】
1. アナログ信号の直流オフセットを制御するオフセット回
   路と、前記オフセット回路の出力と局部復調信号との差
   をとる減算器と、前記減算器の出力を標本化しデルタ変
   調信号に変換する比較器と、前記比較器の出力をアナロ
   グ信号に復調する局部復調器とを備え、アナログ信号が
   所定のレベルより大なる振幅の入力時に、前記減算器の
   入力の最大電位が比較器のスレッシュホールドレベル以
   下になるようにアナログ信号の直流オフセットを制御す
   ることを特徴とするデルタ変調器。