JPH01250769A - 位相差判別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 理和をとり積分回路５に送る。積分回路５はエクスクル
シブオア回路２から出力される信号Ｓ５を積分して、パ
ルス巾に比例した信号Ｓ６を生成し、コンパレータ６の
反転入力端子に送る。コンパレータ６の非反転入力端子
は抵抗７．８の接続点１０に接続され、さらにコンパレ
ータ６の出力端子は抵抗９を介して抵抗７と抵抗８の接
続点１０に接続される。抵抗７の一端は電源Ｖｓに接続
され、コンパレータ６の非反転入力端子には電源Ｖｓを
抵抗７．８で分圧した電圧が基準電圧Ｅｓとして供給さ
れる。この基準電圧Ｅｓは基準とすべき位相差に対応し
た電圧である。コンパレータ６は積分回路５の出力電圧
と前記基準電圧Ｅｓを比較し、積分回路５の出力電圧が
基準電圧Ｅｓを越えると、信号Ｓ７を「１」とする。

次にこの位相差判別回路の動作について説明する。第４
図はこの位相差判別回路の各部の信号の波形図である。

入力端子１１ａ、ｌｌｂにそれぞれ第４図に示す信号Ｓ
１、Ｓ２が入力されると、波形整形回路１ａ、ｌｂはこ
の信号の波形を整形し、第４図に示す矩形波信号Ｓ３、
Ｓ４を出力する。

エクスクルシブオア回路２は矩形波信号Ｓ３、Ｓ４の排
他的論理和をとることによって位相差に応じたパルス信
号Ｓ５を出力する。積分回路５はこの信号Ｓ５を積分し
てパルス巾に比例した信号Ｓ６を出力する。コンパレー
タ６は信号Ｓ６と基準電圧Ｅｓとを比較し、位相差に応
じたパルス信号Ｓ５を積分した信号Ｓ６が基準電圧Ｅｓ
を越えた場合、信号Ｓ７を「１」とする。

２つの信号５１ＳＳ２に位相差が生ずると、エクスクル
シブオア回路２から位相差に対応する信号Ｓ５が出力さ
れ、積分回路５によって積分され、積分された信号Ｓ６
が基準とすべき位相差に対応した基準電圧Ｅｓを越える
と、コンパレータ６の出力信号Ｓ７が「１」となること
によって、信号Ｓ１、Ｓ２に位相差が生じたことが判定
される。

しかしながら、従来の位相差判別回路では位相差を示す
パルス信号Ｓ５をそのパルス巾に比例した直流電圧に変
換する積分回路５の積分定数は、変動のない一定の直流
電圧を得るために、大きな値とする必要がある。したが
って、入力信号に位相差が発生してから検出されるまで
に長時間を要した。また、抵抗３およびコンデンサ４は
大きな抵抗値、大きな容量のものを使用するので判定誤
差が大きくなると共に、位相差判別回路全体の小型化の
妨げとなっていた。

（発明が解決しようとする課題） このように従来の位相差判別回路では位相変化を検出す
るまでに長時間を要し、また判定誤差が大きく、さらに
装置の小型化が困難であるという問題を有していた。

本発明はこのような事情に鑑みてなされたもので、その
目的とするところは位相変化の検出時間が短く、位相差
判定の誤差が少なく、かつ小型化が容易な位相差判別回
路を提供することにある。

［発明の構成］ （課周を解決するための手段） 前記目的を達成するために本発明は、２つの信号の位相
差をパルス信号として出力する回路と、前記パルス信号
によってリセットされ前記パルス信号がオンのときだけ
高速パルス信号をカウントし所定数カウントすると出力
信号を発する第１のカウンタと、前記第１のカウンタの
出力信号によってリセットされ前記高速パルス信号をカ
ウントし所定数カウントすると出力信号を発する第２の
カウンタと、前記第１のカウンタの出力信号によってセ
ットされ前記第２のカウンタの出力信号によってリセッ
トされるリセットセットフリップフロップとを具備する
ことを特徴とする。

（作用） 本発明では２つの信号が入力されるとその信号の位相差
がパルス信号として出力され、第１のカウンタはこのパ
ルス信号が入力されて該パルス信号がオンのときだけ高
速パルス信号をカウントし、基準とすべき位相差分の高
速パルス信号をカウントすると出力信号をオンとする。

この第１のカウンタの出力信号がオンになるとリセット
セットフリップフロップはセットされ出力信号がオンに
なるので前記２つの入力信号に位相差が生じたことが判
定される。

また、第２のカウンタは第１のカウンタの出力信号がオ
ンになるとリセットされ、高速パルス信号をカウントし
所定数カウントすると出力信号をオンとする。この第２
のカウンタの出力信号がオンとなると、リセットセット
フリップフロップはリセットされるので、第１のカウン
タの出力信号が一定時間内にオンにならないとリセット
セットフリップフロップの出力信号がオフとなりもとの
状態に復帰する。

（実施例） 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。

第１図は本発明の一実施例に係る位相差判別回路の構成
を示す回路図である。同図においてｍ３図に示す従来例
と同一の機能を果す要素にはそれと同一の番号を付し重
複した説明を避ける。

本実施例に係る位相差判別回路は波形整形回路１ａｓｌ
ｂｓ工クスクルシブオア回路２、カウンタ２１、高速パ
ルス信号発生器２２、スイッチ２３、カウンタ２４、リ
ットセットフリップフロップ（ＲＳフリップフロップ）
２５からなる。

エクスクルシブオア回路２の出力信号はカウンタ２１の
リセット端子Ｒに入力される。カウンタ２１のクロック
入力端子ＣＫは高速パルス信号発生器２２に接続される
。カウンタ２１はエクスクルシブオア回路２から信号Ｓ
５が発せられるとリセットされ、この信号Ｓ５が「１」
の状態のときだけ高速パルス信号発生器２２から送られ
る高速パルス信号Ｓ８をカウントし、カウント値を出力
端子Ｑ１、Ｑ２、Ｑ３、Ｑ４から出力する。高速パルス
信号発生器２２は高速パルス信号Ｓ８を発生し、カウン
タ２１．２４に送る。スイッチ２３はカウンタ２１の出
力端子のいずれかと接続され、接続された出力端子（同
図においてはＱｌ）の出力信号Ｓ９をカウンタ２４およ
びＲＳフリップフロップ２５に送る。カウンタ２４は信
号Ｓ９によってリセットされ、高速パルス信号Ｓ８をカ
ウントシ出力信号をＲＳフリップフロップ２５のリセッ
ト端子Ｒに送る。ＲＳフリップフロップ２５はセット端
子Ｓに入力される信号Ｓ９が「１」となると出力信号Ｓ
１１が「１」となり、リセット端子Ｒに入力される信号
Ｓ１０が「１」となると出力信号Ｓ１１が「０」となる
。

次に本実施例の動作について説明する。第２図はこの位
相差判別回路の各部の信号の波形図である。入力端子１
１ａ、ｌｌｂに信号Ｓ１、Ｓ２が入力されると、矩形波
信号Ｓ３、Ｓ４が波形整形回路１ａ、ｌｂから出力され
、エクスクルシブオア回路２から位相差に応じたパルス
信号Ｓ５が出力される。カウンタ２１はパルス信号Ｓ５
が入力されるとリセットされ、リセットされた時刻から
このパルス信号Ｓ５が「１」の間だけ高速パルス信号Ｓ
８をカウントする。スイッチ２３は出力端子Ｑ３と接続
されているので、パルス信号Ｓ５のパルス［１１が一定
以上のパルス中ｔ１である場合にだけ信号Ｓ９が「１」
となる。

信号Ｓ９が「１」となると、ＲＳフリップフロップ２５
はセットされ、信号Ｓ１１が「１」となり、２つの信号
Ｓ１、Ｓ２に位相差が生じたことがわかる。

また、信号Ｓ９が「１」となるとカウンタ２４がリセッ
トされ、カウンタ２４はリセットされた時刻から高速パ
ルス信号ｓ８のパルス数をカウントする。カウンタ２４
の出力信号は出力端子Ｑ４、Ｑ５、Ｑ６から出力される
が、本実施例の場合、出力端子Ｑ６の出力信号ＳＩＯが
ＲＳフリップフロップ２５のリセット端子に入力される
。このためカウンタ２４はカウンタ２１の出力信号ｓ９
によりリセットされ、所定時間ｔ２分だけ高速パルス信
号Ｓ８をカウントすると信号ＳＩＯが「１」となる。所
定時間ｔ２分だけ高速パルス信号ｓ８をカウントする前
に信号ｓ９が「１」となると、カウンタ２４は再びリセ
ットされ、その時刻がら高速パルス信号Ｓ８をカウント
し、所定時間ｔ２分だけ高速パルス信号Ｓ８をカウント
すると信号ＳＩＯが「１」となり、ＲＳフリップフロッ
プ２５はリセットされ、信号ｓ１１はｒＯＪとなる。

したがって、位相差に応じたパルス信号ｓ５のパルス中
が所定の中以下になり信号８９が所定時間ｔ２内で「１
」とならなくなると、ＲＳフリップフロップ２５はリセ
ットされ、出力信号ｓ１１は「０」に復帰する。

かくして本実施例では、位相差に対応するパルス信号Ｓ
５のパルス中を判定するに当り、基準となる高速パルス
信号５８の数をカウンタ２１により計数し、この計数出
力を判定出力に使用しているので判定に要する時間が短
く１判定誤差も良好となる。さらに各回路がデジタル回
路により構成されているので小型化が容易となる。　な
お、本実施例ではスイッチ２３を切換えることにより基
準とすべき位相差の信号のパルス中ｔ１を適宜選択する
ことができ、またカウンタ２４の出力端子の選び方によ
って時間ｔ２の設定を変更することができる。

［発明の効果］ 以上詳細に説明したように本発明によれば、位相変化の
検出時間が短く、位相差判定の誤差が少なく、かつ小型
化が容易な位相差判別回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位相差判別回路の構成
を示す回路図、第２図は本実施に係る各部の信号の波形
図、第３図は従来の位相差判別回路の構成を示す回路図
、第４図は従来例の各部の信号の波形図である。 ｌａ、１ｂ・・・波形整形回路 ２・・・・・・・・・エクスクルシブオア回路２１・・
・・・・・・・カウンタ ２２・・・・・・・・・高速パルス信号発生器２４・・
・・・・・・・カウンタ ２５・・・・・・・・・ＲＳフリップフロップ代理人　
弁理士　　則　近　憲　信 置　　　　　　　　山　　下　　　− 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 ２つの信号の位相差をパルス信号として出力する回路と
   、 前記パルス信号によってリセットされ前記パルス信号が
   オンのときだけ高速パルス信号をカウントし所定数カウ
   ントすると出力信号を発する第１のカウンタと、 前記第１のカウンタの出力信号によってリセットされ前
   記高速パルス信号をカウントし所定数カウントとすると
   出力信号を発する第２のカウンタと、 前記第１のカウンタの出力信号によってセットされ前記
   第２のカウンタの出力信号によってリセットされるリセ
   ットセットフリップフロップとを具備することを特徴と
   する位相差判別回路。