JPS6110212Y2 - - Google Patents
Info
- Publication number
- JPS6110212Y2 JPS6110212Y2 JP4846579U JP4846579U JPS6110212Y2 JP S6110212 Y2 JPS6110212 Y2 JP S6110212Y2 JP 4846579 U JP4846579 U JP 4846579U JP 4846579 U JP4846579 U JP 4846579U JP S6110212 Y2 JPS6110212 Y2 JP S6110212Y2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- group
- pulses
- level
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【考案の詳細な説明】
本考案は、同一周期クロツクパルス群のクロツ
ク断検出回路に関するものである。
ク断検出回路に関するものである。
従来のクロツク断検出回路は、第１図に示すよ
うに、クロツクパルス数ｎ個（ｎは自然数であ
る）からなるクロツクパルス群１１の各々のクロ
ツクパルス入力に対し、モノマルチバイブレータ
１２をｎ個用い、前記モノマルチバイブレータ１
２の出力の論理積をとり、前記論理積の論理反転
によりクロツク断を検出していた。しかしなが
ら、従来回路においては、入力クロツク数だけモ
ノマルチバイブレータが必要となる。また、モノ
マチバイブレータの入力パルスに対する出力応答
時間を決定するモノマチバイブレータに接続され
る抵抗・コンデンサの数もクロツク入力数だけ必
要となる。さらに、抵抗、コンデンサは使用され
る外的条件によつて抵抗値、容量が著しく異な
り、抵抗・コンデンサの数が多くなるとモノマル
チバイブレータの出力応答時間の調整がむずかし
いという欠点があつた。
うに、クロツクパルス数ｎ個（ｎは自然数であ
る）からなるクロツクパルス群１１の各々のクロ
ツクパルス入力に対し、モノマルチバイブレータ
１２をｎ個用い、前記モノマルチバイブレータ１
２の出力の論理積をとり、前記論理積の論理反転
によりクロツク断を検出していた。しかしなが
ら、従来回路においては、入力クロツク数だけモ
ノマルチバイブレータが必要となる。また、モノ
マチバイブレータの入力パルスに対する出力応答
時間を決定するモノマチバイブレータに接続され
る抵抗・コンデンサの数もクロツク入力数だけ必
要となる。さらに、抵抗、コンデンサは使用され
る外的条件によつて抵抗値、容量が著しく異な
り、抵抗・コンデンサの数が多くなるとモノマル
チバイブレータの出力応答時間の調整がむずかし
いという欠点があつた。
本考案の目的は前記欠点を解決するもので、使
用素子数を減らし、かつ外的条件に影響されにく
いクロツク断検出回路を提供することにある。
用素子数を減らし、かつ外的条件に影響されにく
いクロツク断検出回路を提供することにある。
本考案によるクロツク断検出回路は、同一周期
で発生する位相の異なるｎ群のクロツクパルスの
少なくとも１群のクロツクパルス断が生じたこと
を検出するクロツク断検出回路において、前記ｎ
群のクロツクパルスから選ばれたｌ群のクロツク
パルスを第１群目から第（ｌ−１）群目まで順次
一連のクロツクパルスとして計数し、この計数結
果とさらに入力される第ｌ群目のクロツクパルス
とにより第１のパルスを発生する回路と、前記ｎ
群のクロツクパルスから前記ｌ群のクロツクパル
スを除いたもので構成された（ｎ−ｌ）群のクロ
ツクパルスを第（ｌ＋１）群目から第（ｎ−１）
群目まで順次一連のクロツクパルスとして計数
し、この計数結果とさらに入力される第ｎ群目の
クロツクパルスとにより前記第１のパルスと位相
の異なる第２のパルスを発生する回路と、前記第
１および第２のパルスにより出力レベルを一定に
保つ回路と、を備えたことを特徴とする。
で発生する位相の異なるｎ群のクロツクパルスの
少なくとも１群のクロツクパルス断が生じたこと
を検出するクロツク断検出回路において、前記ｎ
群のクロツクパルスから選ばれたｌ群のクロツク
パルスを第１群目から第（ｌ−１）群目まで順次
一連のクロツクパルスとして計数し、この計数結
果とさらに入力される第ｌ群目のクロツクパルス
とにより第１のパルスを発生する回路と、前記ｎ
群のクロツクパルスから前記ｌ群のクロツクパル
スを除いたもので構成された（ｎ−ｌ）群のクロ
ツクパルスを第（ｌ＋１）群目から第（ｎ−１）
群目まで順次一連のクロツクパルスとして計数
し、この計数結果とさらに入力される第ｎ群目の
クロツクパルスとにより前記第１のパルスと位相
の異なる第２のパルスを発生する回路と、前記第
１および第２のパルスにより出力レベルを一定に
保つ回路と、を備えたことを特徴とする。
以下本考案の実施例を図面を参照して説明す
る。
る。
第２図は本考案の一実施例である10個の同一周
期クロツクをもつクロツクパルス群のクロツク断
検出回路図である。第２図でCLOCK０，１，
２，３のクロツクパルスがこの検出回路に送られ
ると、カウンタ２３の出力Qcの論理レベルはロ
ーレベル（以下「Ｌレベル」と記す。）からハイ
レベル（以下「Ｈレベル」と記す。）になる。す
るとフリツプフロツプ２６のCP入力の論理レベ
ルがＬレベルからＨレベルになり、フリツプフロ
ツプ２６の出力Ｑの論理レベルがＨレベルからＬ
レベルになる。次にCLOCK４のクロツクパルス
が送られると、カウンタ２３の出力Qcの論理レ
ベルはＨレベルからＬレベルになる。さらに
CLOCK５，６，７，８のクロツクパルスが送ら
れると、カウンタ２４の出力Qcの論理レベルは
ＬレベルからＨレベルになり、NORゲート２５
の出力がＨレベルからＬレベルになることより、
フリツプフロツプ２６をプリセツトする。この
時、フリツプフロツプの出力論理レベルがＬレベ
ルからＨレベルになり、モノマルチバイブレータ
２７をトリガーし、このモノマルチバイブレータ
２７の出力Ｑの論理レベルをＨレベルにする。コ
ンデンサ２８の容量、抵抗２９の抵抗値はモノマ
ルチバイブレータ２７の入力論理レベルがＬレベ
ルからＨレベルになつたときに生じる出力パルス
の幅がクロツクパルス周期より長くなるように決
める。そして、CLOCK９のクロツクパルスが送
られると、カウンタ２４の出力Qcの論理レベル
はＨレベルからＬレベルになる。これでクロツク
パルス送出の一周期が終る。そして次周期のクロ
ツクパルス送出が行なわれると、前記の論理動作
を繰り返す。この論理動作の状態を表わしたもの
が、第３図に示す正常時の信号波形図（タイムチ
ヤート）である。
期クロツクをもつクロツクパルス群のクロツク断
検出回路図である。第２図でCLOCK０，１，
２，３のクロツクパルスがこの検出回路に送られ
ると、カウンタ２３の出力Qcの論理レベルはロ
ーレベル（以下「Ｌレベル」と記す。）からハイ
レベル（以下「Ｈレベル」と記す。）になる。す
るとフリツプフロツプ２６のCP入力の論理レベ
ルがＬレベルからＨレベルになり、フリツプフロ
ツプ２６の出力Ｑの論理レベルがＨレベルからＬ
レベルになる。次にCLOCK４のクロツクパルス
が送られると、カウンタ２３の出力Qcの論理レ
ベルはＨレベルからＬレベルになる。さらに
CLOCK５，６，７，８のクロツクパルスが送ら
れると、カウンタ２４の出力Qcの論理レベルは
ＬレベルからＨレベルになり、NORゲート２５
の出力がＨレベルからＬレベルになることより、
フリツプフロツプ２６をプリセツトする。この
時、フリツプフロツプの出力論理レベルがＬレベ
ルからＨレベルになり、モノマルチバイブレータ
２７をトリガーし、このモノマルチバイブレータ
２７の出力Ｑの論理レベルをＨレベルにする。コ
ンデンサ２８の容量、抵抗２９の抵抗値はモノマ
ルチバイブレータ２７の入力論理レベルがＬレベ
ルからＨレベルになつたときに生じる出力パルス
の幅がクロツクパルス周期より長くなるように決
める。そして、CLOCK９のクロツクパルスが送
られると、カウンタ２４の出力Qcの論理レベル
はＨレベルからＬレベルになる。これでクロツク
パルス送出の一周期が終る。そして次周期のクロ
ツクパルス送出が行なわれると、前記の論理動作
を繰り返す。この論理動作の状態を表わしたもの
が、第３図に示す正常時の信号波形図（タイムチ
ヤート）である。
またCLOCKOがクロツクパルス断となつたと
きのタイムチヤートを第４図に示す。CLOCKO
がクロツクパルス断すると、カウンタ２３の出力
Qcの論理レベルは、Ｈレベルになることがな
く、フリツプフロツプ２６が一定周期のパルスを
出力させる２入力パルスのうち１入力パルスが発
生しなくなる。このために、モノマルチバイブレ
ータ２７の入力にトリガーパルスがなくなり、モ
ノマルチバイブレータ２７の出力パルスが停止
し、モノマルチバイブレータ２７の出力論理レベ
ルがＨレベルからＬレベルになり、クロツクパル
ス断が検出できる。
きのタイムチヤートを第４図に示す。CLOCKO
がクロツクパルス断すると、カウンタ２３の出力
Qcの論理レベルは、Ｈレベルになることがな
く、フリツプフロツプ２６が一定周期のパルスを
出力させる２入力パルスのうち１入力パルスが発
生しなくなる。このために、モノマルチバイブレ
ータ２７の入力にトリガーパルスがなくなり、モ
ノマルチバイブレータ２７の出力パルスが停止
し、モノマルチバイブレータ２７の出力論理レベ
ルがＨレベルからＬレベルになり、クロツクパル
ス断が検出できる。
同様にCLOCK１，CLOCK２，CLOCK３のク
ロツクパルス断検出も前記のCLOCK０のクロツ
クパルス断検出と同じである。CLOCK５，
CLOCK６，CLOCK７，CLOCK８がクロツクパ
ルス断になると、カウンタ２４の出力Qcの論理
レベルがＨレベルになることがなく、フリツプフ
ロツプ２６をプリセツトできない。このため、フ
リツプフロツプ２６が一定周期のパルスを出力さ
せる２入力パルスのうち１入力パルスが発生しな
い。これより、CLOCK０のクロツクパルス断と
同様に、クロツクパルス断となり、モノマルチバ
イブレータ２７の出力論理レベルがＨレベルから
Ｌレベルになることで、クロツクパルス断検出が
できる。
ロツクパルス断検出も前記のCLOCK０のクロツ
クパルス断検出と同じである。CLOCK５，
CLOCK６，CLOCK７，CLOCK８がクロツクパ
ルス断になると、カウンタ２４の出力Qcの論理
レベルがＨレベルになることがなく、フリツプフ
ロツプ２６をプリセツトできない。このため、フ
リツプフロツプ２６が一定周期のパルスを出力さ
せる２入力パルスのうち１入力パルスが発生しな
い。これより、CLOCK０のクロツクパルス断と
同様に、クロツクパルス断となり、モノマルチバ
イブレータ２７の出力論理レベルがＨレベルから
Ｌレベルになることで、クロツクパルス断検出が
できる。
CLOCK４がクロツクパルス断した場合のタイ
ムチヤートは第５図に示すとおりである。
ムチヤートは第５図に示すとおりである。
CLOCK４がクロツクパルス断となると、カウ
ンタ２３はクリヤーされず、カウンタ２３のQc
の論理レベルはＨレベルとなつたままである。こ
のためフリツプフロツプ２６が一定周期のパルス
を出力させる２入力パルスのうち１入力パルスが
発生しない。これよりCLOCK０のクロツクパル
ス断と同様にクロツクパルス断となり、モノマル
チバイブレータ２７の出力論理レベルがＨレベル
からＬレベルになることでその検出ができる。
ンタ２３はクリヤーされず、カウンタ２３のQc
の論理レベルはＨレベルとなつたままである。こ
のためフリツプフロツプ２６が一定周期のパルス
を出力させる２入力パルスのうち１入力パルスが
発生しない。これよりCLOCK０のクロツクパル
ス断と同様にクロツクパルス断となり、モノマル
チバイブレータ２７の出力論理レベルがＨレベル
からＬレベルになることでその検出ができる。
CLOCK９がクロツクパルス断となると、カウ
ンタ２４はクリヤーされずカウンタ２４の出力
Qcの論理レベルはＨレベルとなつたままであ
る。このためフリツプフロツプ２６が一定周期の
パルスを出力される２入力パルスのうち１入力パ
ルスが発生しない。これよりCLOCK０のクロツ
クパルス断と同様に断となり、モノマルチバイブ
レータ２７の出力論理レベルがＨレベルからＬレ
ベルになることでその検出ができる。
ンタ２４はクリヤーされずカウンタ２４の出力
Qcの論理レベルはＨレベルとなつたままであ
る。このためフリツプフロツプ２６が一定周期の
パルスを出力される２入力パルスのうち１入力パ
ルスが発生しない。これよりCLOCK０のクロツ
クパルス断と同様に断となり、モノマルチバイブ
レータ２７の出力論理レベルがＨレベルからＬレ
ベルになることでその検出ができる。
前記のとおりクロツクパルス断はフリツプフロ
ツプが一定周期のパルスを出力させる２入力パル
スが発生せず、モノマルチバイブレータの入力に
トリガーパルスがこなくなり、このためにモノマ
ルチバイブレータの出力の論理レベルが反転する
ことで検出できる。このことは従来のクロツク断
検出回路がクロツク毎にモノマルチバイブレータ
を用い各々のクロツク断検出を行ない。その論理
積をもつてクロツク断検出するのと異なる。
ツプが一定周期のパルスを出力させる２入力パル
スが発生せず、モノマルチバイブレータの入力に
トリガーパルスがこなくなり、このためにモノマ
ルチバイブレータの出力の論理レベルが反転する
ことで検出できる。このことは従来のクロツク断
検出回路がクロツク毎にモノマルチバイブレータ
を用い各々のクロツク断検出を行ない。その論理
積をもつてクロツク断検出するのと異なる。
以上本考案の実施例について説明したが、本考
案によれば使用する抵抗・コンデンサの数を減ら
すことができ、外的条件に影響されにくいクロツ
ク断検出回路を提供することができる。
案によれば使用する抵抗・コンデンサの数を減ら
すことができ、外的条件に影響されにくいクロツ
ク断検出回路を提供することができる。
第１図は従来のクロツク断検出回路、第２図は
本考案の一実施例を表わす回路図、第３図は第２
図に示す回路の正常時の信号波形図、第４図は第
２図に示す回路のクロツクパルスCLOCK０の断
の状態を示す信号波形図、第５図は第２図に示す
回路のクロツクパルスCLOCK４の断の状態を示
す信号波形図である。 １１……クロツクパルス群、１２……モノマル
チバイブレータ、１３……ANDゲート、１４…
…コンデンサ、１５……抵抗、２１……ORゲー
ト、２２……NORゲート、２３……カウンタ、
２４……カウンタ、２５……NORゲート、２６
……フリツプフロツプ、２７……モノマルチバイ
ブレータ、２８……コンデンサ、２９……抵抗。
本考案の一実施例を表わす回路図、第３図は第２
図に示す回路の正常時の信号波形図、第４図は第
２図に示す回路のクロツクパルスCLOCK０の断
の状態を示す信号波形図、第５図は第２図に示す
回路のクロツクパルスCLOCK４の断の状態を示
す信号波形図である。 １１……クロツクパルス群、１２……モノマル
チバイブレータ、１３……ANDゲート、１４…
…コンデンサ、１５……抵抗、２１……ORゲー
ト、２２……NORゲート、２３……カウンタ、
２４……カウンタ、２５……NORゲート、２６
……フリツプフロツプ、２７……モノマルチバイ
ブレータ、２８……コンデンサ、２９……抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 同一周期で発生する位相の異なるｎ群のクロツ
クパルスの少なくとも１群のクロツクパルス断が
生じたことを検出するクロツク断検出回路におい
て、 前記ｎ群のクロツクパルスから選ばれたｌ群の
クロツクパルスを第１群目から第（ｌ−１）群目
まで順次一連のクロツクパルスとして計数し、こ
の計数結果とさらに入力される第ｌ群目のクロツ
クパルスとにより第１のパルスを発生する回路
と、 前記ｎ群のクロツクパルスから前記ｌ群のクロ
ツクパルスを除いたもので構成された（ｎ−ｌ）
群のクロツクパルスを第（ｌ＋１）群目から第
（ｎ−１）群目まで順次一連のクロツクパルスと
して計数し、この計数結果とさらに入力される第
ｎ群目のクロツクパルスとにより前記第１のパル
スと位相の異なる第２のパルスを発生する回路
と、 前記第１および第２のパルスにより出力レベル
を一定に保つ回路と、 を備えたことを特徴とするクロツク断検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4846579U JPS6110212Y2 (ja) | 1979-04-12 | 1979-04-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4846579U JPS6110212Y2 (ja) | 1979-04-12 | 1979-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55148663U JPS55148663U (ja) | 1980-10-25 |
| JPS6110212Y2 true JPS6110212Y2 (ja) | 1986-04-02 |
Family
ID=28932232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4846579U Expired JPS6110212Y2 (ja) | 1979-04-12 | 1979-04-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110212Y2 (ja) |
-
1979
- 1979-04-12 JP JP4846579U patent/JPS6110212Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55148663U (ja) | 1980-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208049B1 (en) | Timing generating device | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JPS5530780A (en) | Digital input unit | |
| US3958133A (en) | Digital noise discriminator | |
| JPS6110212Y2 (ja) | ||
| US5095232A (en) | Timing signal delay circuit with high resolution or accuracy | |
| JPS6142903B2 (ja) | ||
| US4164712A (en) | Continuous counting system | |
| JP2624654B2 (ja) | パワーオンリセツト回路 | |
| JPH04104513A (ja) | パワーオンクリア回路 | |
| JPH09264757A (ja) | 静電容量型センサ | |
| SU1280641A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном | |
| JP2822680B2 (ja) | 信号検出回路 | |
| JPS645400Y2 (ja) | ||
| JP2792261B2 (ja) | 警報開始遅延回路 | |
| SU1659997A1 (ru) | Устройство дл сравнени чисел | |
| JPS62281513A (ja) | 遅延回路 | |
| SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
| JP2622877B2 (ja) | 同期信号検出装置 | |
| SU1732453A1 (ru) | Селектор импульсов | |
| RU1797114C (ru) | Устройство дл умножени частоты | |
| SU1205258A1 (ru) | Устройство дл формировани пачек импульсов | |
| SU1112571A1 (ru) | Делитель частоты | |
| JPS6233394Y2 (ja) | ||
| JPH0318773B2 (ja) |