JPS645400Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案はプログラマブルデバイダに係り、動作
上限周波数を高めた同デバイダに関する。 一般にプログラマブルデバイダはその動作上限
周波数が単純なデバイダのそれの1/2〜1/3程度で
ある。これはプログラマブルデバイダを構成する
場合、フイードバツク（帰還）ループの動作速度
が影響し、誤動作速度が低下してしまう。 そこで前記フイードバツクループの負担を軽減
すれば、前記欠点は除去できる。これを実現した
ものがパルススワローカウンタと称せられるもの
である。 斯るパルススワローカウンタは１／Ｎ，１／
〈Ｎ＋１〉に分周数（Ｎは整数）が切換えられる
前置分周器の出力をプログラマブルデバイダで分
周し、該プログラマブルデバイダの出力により、
１／Ｎ及び１／〈Ｎ＋１〉の分周数を制御するも
のであり、プログラマブルデバイダの動作周波数
の上限をＡ〔Hz〕とすれば、システムとしてはＡ
×Ｎ〔Hz〕の周波数で動作可能となる。 ここで、パルススワローカウンタの原理につい
て述べる。１／Ｍ分周をするカウンタの入力周波
数oscと出力周波数rの関係は、 osc＝Mr− (1)式 である。Ｍは整数であるから、(1)式は osc＝m₁＋10m₂ ＋10²m₃…10^q-1m_q）fr…(2)式 （m₁，m₂……m_qは１位桁、２位桁…ｑ位行の
数字）で表わされる。更に、(2)式は、 osc＝Ｎ（１／Ｎm₁＋10／Ｎm₂ ＋10²／Ｎm₃……10／Ｎ^q-1m_q）r…(3)式 と表わされる。(3)式に於いて、10／Ｎm₂＋10²／Ｎm₃… …10／Ｎ^q-1m_q＝M_Nとすると(3)式は osc＝（m₁＋NM_N）r ＝（NM_N＋m₁＋Nm₁−Nm₁）r ＝｛（M_N−m₁）Ｎ＋m₁（Ｎ＋１）｝r ……(4)式 となる。即ち、(4)式の意味することは、１／Ｎ分
周をM_N−m₁回行い、更に、１／（Ｎ＋１）分周
をm₁回行うことにより、１／Ｍ分周が行えると
いうことである。 第１図は、上記(4)式を実現するパルススワロー
カウンタの一例であり、１は入力端子、２は１／
Ｎと１／（Ｎ＋１）の分周が切換えられるデバイ
ダ、３，４は各々第１及び第２プログラマブルカ
ウンタ、５は論理回路、６は出力端子、７は切換
信号端子である。ここで、第１及び第２プログラ
マブルカウンタ３，４は、デバイダ２の１／Ｎと
１／（Ｎ＋１）分周出力により同時に計数を行う
ものであり、第１プログラマブルカウンタ３には
(4)式のm₁がプリセツトされ、第２プログラマブ
ルカウンタ４には(4)式のM_Nがプリセツトされる。
即ち、第１プログラマブルカウンタ３が１／（Ｎ
＋１）分周出力をm₁回計数したとき、（同時に第
２プログラマブルカウンタ４もm₁計数する。）、
デバイダ２が１／Ｎ分周に切換えられ、以後第２
プログラマブルカウンタが41／Ｎ分周出力をM_N
−m₁回計数する。 例えば、Ｎ＝10として、182を分周したい場合
には、 m₁＝２……1/11を２回計数 M_N＝180/10＝18……1/11を２回＋1/10を16回
計数 となり、第１プログラマブルカウンタ３を２、第
２プログラマブルカウンタ４を18にプリセツトす
れば良い。 Ｎ＝10としたときの分周数とプログラマブルデ
ータを表１に示す。

【表】 次にＮ＝４の場合、同様に182を分周したとき、 m₁＝２……1/5を２回 M_Nを180/4＝45……1/5を２回＋1/4を43回即ち
第１プログラマブルカウンタ３を２、第２プログ
ラマブルカウンタ４を45（P₁＝２，P₂＝45）にプ
リセツトする。 このときの分周数とプログラムデータを表２に
示す。

【表】 以下本考案の一実施例を示す第２図について、
第３図イ〜ニのタイミングチヤートを用いて説明
する。 第２図において、８，１，８，２，８，３…は
各々プログラムデータ入力P₁，P₂，…がインバ
ータ９，１，９，２，９，３…を介して加えられ
るフリツプフロツプ、１０はデイレイドフリツプ
フロツプ、１１はNORゲート、１２はインバー
タ、１３はNANDゲート１４及びNORゲート１
５より成る第１の検出回路、１６はNORゲート
１７及びNANDゲート１８より成る第２の検出
回路、１９はデイレイタイプのフリツプフロツプ
２０，２１，２２より成るシフトレジスタ、２３
はANDゲート２４、NORゲート２５及びフリツ
プフロツプ２６，２７，２８より成る前置分周
器、２９はＲ−Ｓタイプのフリツプフロツプ、３
０はNORゲート、３１はインバータ、３２はク
ロツク信号入力端子を示す。ここで前置分周器２
３の分周数が１／Ｎ＝1/4，（１／（Ｎ＋１）＝1/
５）の場合について述べる。 （） ラインが“１”のとき、（第３図イ） (i) 前置分周器２３のフリツプフロツプの出力
QA，QB及びQCがQA＝QB＝QC＝“０”の場
合、このときは前置分周器２３のフリツプフロ
ツプ２６に対する入力DA＝“１”となる。 従つてDB＝QA＝“０”，DC＝QB＝０であ
る。（） 以下(ii)〜(vii)について、DA，DB及びDCは変
化直前の状態を示す。 (ii) DA＝“１”，DB＝QA＝“０”，DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝DB＝“１”QB＝DC＝“０”となる。
（） (iii) DA＝“１”，DB＝QA＝“１”，DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝“１”，QB＝“１”，QC＝“１”となる。
（） (iv) DA＝“０”（QB＝“１”）、DB＝QA＝“１” DC＝QB＝“１”の場合にクロツクが印加さ
れると、 QA＝“０”，QB＝“１”，QC＝“１”となる。
（） (v) DA＝“０”（QB＝“１”）、DB＝QA＝“０” DC＝QB＝“１”の場合にクロツクが印加さ
れると、 QA＝“０”，QB＝“０”，QC＝“１”となる。
（） (vi) DA＝“０”（QC＝“１”のため）、DB＝QA
＝“０”，DC＝QB＝“０”の場合にクロツクが
印加されると、 QA＝“０”，QB＝“０”QC＝“０”となる。
（） (vii) DA＝“１”（QB＝QC＝“０”）、DB＝QA＝
“０”，DC＝QB＝“０”の場合にクロツクが印
加されると、 QA＝“１”，QB＝QC＝“０”となる。（） 以上により５進（1/5分周）動作を行い、こ
の模様をタイミングチヤート第３図イにて各点
波形を示す。 （） ラインが“０”のとき（第３図ロ） (i) QA＝“１”，QB＝QC＝“０”の場合、この
場合DA＝“１”（QB＝０であるから）DB＝
QA＝“１”，DC＝QB＝“０”となる。（） 以下(ii)〜(vi)についてDA，DB及びDCは変化
直前の状態をQA，QB及びQCは変化直後の状
態を各々示す。 (ii) DA＝“１”，DB＝QA＝“１”，DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝QB＝“１”，QC＝“０”となる。（） (iii) DA＝“０”（QB＝“１”）、DB＝QA＝“１”、 DC＝QB＝“１”の場合にクロツクが印加さ
れると、 QA＝“０”，QB＝QC＝“１”となる。（） (iv) DA＝“０”（QB＝“１”）、DB＝QA＝“０”，
DC＝QB＝“１”の場合にクロツクが印加され
ると、 QA＝QB＝“０”，QC＝“１”となる。（） (v) DA＝“１”（QB＝“０”となりQCのフイー
ドバツクのループはないため）、DB＝QA＝
“０”，DC＝QB＝“０”の場合にクロツクが印
加されると、 QA＝“１”，QB＝QC＝“０”となる。（） (vi) DA＝“１”，DB＝QA＝“１”，DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝QB＝“１”，QC＝“０”となる。（） 以上により４進（1/4分周）動作を行い、この
模様をタイミングチヤート第２図ロにて、各点波
形を示す。 上述の説明から明らかなようにラインが
“１”のときは1/5分周となり、ラインが“０”
のときは1/4分周となる。また、1/5分周と1/4分
周の切換えは、Qcの立ち下がり時に実行される。
即ち、前置分周器２３のフリツプフロツプ２６の
入力D_Aに印加される信号は、ANDゲート２４及
びNORゲート２５によつて作られ、論理式_A ＝・_C＋_B で表わされる。この式からラインの変化が入
力D_Aに影響を与えるタイミング、即ち、1/4分周
と1/5分周を切換えるタイミングは、Q_C＝“１”，
Q_B＝“０”の状態でクロツクINが入力されたとき
であることがわかる。従つて、第３図イ及びロに
よれば、Q_C＝“１”及びQ_B＝“０”となるのは、
Q_Cが立ち下がるタイミングからクロツクINの１
周期前までの期間である。それ以外の期間では、
ラインの信号変化は、D_Aに何ら影響を与えな
い。よつて、Q_Cの立ち下がり時にラインの信
号が確定していれば、前のQ_Cの立ち下がり以降
いつでもラインの信号を変化することができ
る。即ち、第３図ハのタイミングチヤートに示さ
れる斜線部分の如く、Q_Cの一周期分の許容デイ
レイがある。 また、第２図に於いて、フリツプフロツプ８，
１，８，２は、第１図に示された第１プログラマ
ブルカウンタ３に対応し、前置分周器２３の出力
Q_Cをm₁個計数する。フリツプフロツプ８，３，
８，４…８，１４は、第１図に示された第２プロ
グラマブルカウンタ４に対応し、出力Q_CをM_N個
計数する。これらフリツプフロツプ８，１，８，
２、及び８，３…８，１４はバイナリーのアツプ
カウンタを構成しているため、計数値m₁を与え
るP₁，P₂及び計数値M_Nを与えるP₃，P₄…P₁₄の
プログラムデータは各々インバータ９，１，９，
２及び９，３，９，４…９，１４により反転さ
れ、計数値m₁及びM_Nの補数がプリセツトされ
る。第１の検出回路１３は、フリツプフロツプ
８，１，８，２の内容が共に“１”、即ち、m₁を
計数したことを検出するもので、その出力Ｒは、
フリツプフロツプ２９及びシフトレジスタ１９を
介して前置分周器２３の分周比を１／５から１／
４に切換えるように作用する。また、第２の検出
回路１６は、フリツプフロツプ８，４が“０”、
フリツプフロツプ８，３，８，５…８，１４が
“１”となつたこと、即ち、すべてのフリツプフ
ロツプ８，３，８，４…８，１４が“１”となる
２個前の状態、更に言い変えれば、M_N−２個の
計数をしたことを検出するもので、その出力Ｓ
は、フリツプフロツプ２９及びシフトレジスタ１
９を介して前置分周器２３の分周比を１／４から
１／５に切換えるように作用すると共に、フリツ
プフロツプ１０を介してプリセツト信号Q_MFを作
成する。ここで、第２の検出回路１６がM_N−２
を検出するようにしているのは、フリツプフロツ
プ８，１，８，２，８，３…８，１４のプリセツ
ト完了に出力Q_Cが２クロツク分必要となるから
であり、プリセツト完了したときに計数値がM_N
となるようにしてある。また、フリツプフロツプ
２９及びシフトレジスタ１９を使用する目的は、
前置分周器２３の分周比が、プリセツト動作中は
１／４となり、プリセツト完了後に1/5となるように
ラインの変化を遅延することである。この点に
ついては、次の動作説明で明らかになる。またシ
フトレジスタ１９のフリツプフロツプ２１，２０
のセツト端子S₂，S₃には各々制御信号S₂，S₃が印
加され、フリツプフロツプ２２，２１，２０の出
力Q₁，Q₂，Q₃はNORゲート３０の入力に印加さ
れており、前記制御信号によつて、プログラムデ
ータP₁，P₂…P₁₄を変えることなく、分周比を変
えることができる。次に、第２図の実施例に於い
て、クロツクINを1/42分周する場合の動作を第
３図ニを参照して説明する。 本実施例では、前述した，３式及び，４式のＮ
が４であるから、1/42分周する場合には、m₁＝
２，_MN＝10となる。従つて、P₁，P₂のプリセツト
データを２，P₃，P₄…P₁₄のプリセツトデータを
10とすれば良い。このとき、P₁，P₂，P₃，P₄…
P₁₄を１つのデータとしてみた場合、P₃，P₄…P₁₄
は、上位桁方向に２ビツトシフトした形となる。
即ち、バイナリーデータでは、上位桁に１ビツト
シフトすることは、２を乗ずることであるから、
P₃，P₄…P₁₄の桁で表わされるのは10×４とな
り、P₁，P₂，P₃…P₁₄は２＋10×４＝42となる。
この数字42は、分周数42に一致している。これ
は，３式に於いて、m₁及びM_Nを求める際に分周
数ＭをＮ＝４で割つたからである。 次に動作を順次説明する。 S₂＝S₃＝“０”の場合 (i) 今、第２の検出回路１６によつて検出が為さ
れる直前の状態にあるとする。この状態では、
フリツプフロツプ８，３，８，４は“０”，８，
５〜８，１４は“１”、信号Ｓ，Q_MF、分周出
力DIV−OUT、及び第１の検出回路１３の出
力Ｒも“０”であり、また、フリツプフロツプ
２９はリセツト、シフトレジスタ１９の各出力
Q₁，Q₂，Q₃は“０”、ラインも“０”となつ
ている。従つて、前置分周器２３は1/4分周と
なつている。 この状態に於いて、出力Q_Cが印加（Q_Cの立
ち下がり…第３図ニのの時点）されると、フ
リツプフロツプ８，３が“１”となり、第２の
検出回路１６で検出が行われ、出力Ｓ＝“１”
となる。出力Ｓ＝“１”は、フリツプフロツプ
２９をセツトしてその出力Q_Sを“１”とする
と共に、NORゲート１１及びインバータ１２
を介して、分周出力DIV−OUTを“１”とす
る。また、NORゲート１１の出力（分周出力
DIV−OUTの反転信号）は第１の検出回路１
３の動作を禁止する。これは、フリツプフロツ
プ２９のセツト信号とリセツト信号が同時に
“１”となるのを防ぐためである。 (ii) 第３図ニのの時点−出力Q_Cにより、Ｓ＝
“１”の印加されたフリツプフロツプ１０の出
力Q_MFは“１”となり、フリツプフロツプ８，
１，８，２，８，３…８，１４のプリセツト制
御端子PEに“１”が印加される。従つて、フ
リツプフロツプ８，１，８，２，８，３…８，
１４には、プログラムデータP₁，P₂，…P₁₄
（42）の補数がプリセツト入力Ｊを介してプリ
セツトされる。同時に、第２の検出回路１６の
出力Ｓは“０”となる。一方、シフトレジスタ
１９は、フリツプフロツプ２９の出力Q_S＝
“１”を１ビツトシフトし、その出力Q₁を
“１”とする。 (iii) 第３図ニのの時点−出力Ｓ＝“０”の印加
されていたフリツプフロツプ１０の出力Q_MFは
“０”となり、フリツプフロツプ８，１，８，
２，８，３…８，１４のプリセツトが完了す
る。また、出力Q_MF＝“０”となることにより、
分周出力DIV＝OUTは“０”となる。一方、
シフトレジスタ１９は、フリツプフロツプ２９
の出力Q_S＝“１”を更に１ビツトシフトするた
め、出力Q₂＝“１”，Q₁＝“１”となる。 以上、(i)，(ii)，(iii)から明らかな如く、プログ
ラムデータP₁，P₂…P₁₄をプリセツトするため
に、1/4分周された出力Q_Cが２個必要となる。
即ち、プリセツト期間中でも1/4分周が２個計
数されたことになる。もし、プリセツト期間中
の分周比が１／５であると、1/5分周を計数す
るための計数値m₁に関係なく1/5分周が計数さ
れてしまうため、シフトレジスタ１９によつて
ラインが“１”になるタイミングを遅延して
いるのである。 (iv) 第３図ニのの時点−この時の出力Q_Cによ
り、フリツプフロツプ８，１，８，２及び８，
３，８，４…８，１４の計数が開始され、各々
“１”カウントアツプする。また、シフトレジ
スタ１９はフリツプフロツプ２９の出力Q_S＝
“１”を更にシフトするため、出力Q₁＝“１”，
Q₂＝“１”、Q₃＝“１”となり、出力Q₁＝“１”
及びQ₃＝“１”によりラインは“１”とな
る。ライン＝“１”により、前置分周器２３
の分周比は１／４から１／５に切換えられるの
であるが、ライン＝“１”となつた時点は、
シフトレジスタ１９を構成する素子等の遅延が
あるため、第３図ニのに於ける出力Q_Cの立
ち下がりより後になり、前置分周器２３が1/5
分周を行うのは、次に分周サイクルとなる。従
つて、ライン＝“１”となるタイミングは、
次の出力Q_Cの立ち下がりまでの期間、即ち、
斜線で示された許容デイレイの範囲内で許され
る。 (v) 第３図ニのの時点−フリツプフロツプ８，
１，８，２は、出力Q_Cを２個計数した状態で
あり、共に“１”となる。従つて、第１の検出
回路１３の出力Ｒは“１”となる。Ｒ＝“１”
によりフリツプフロツプ２９はリセツトされ、
その出力Q_Sは“０”となるが、出力Q_S＝“０”
は前述と同様にシフトレジスタ１９によつて遅
延される。 (vi) 第３図ニのの時点−出力Q_Cを計数するこ
とにより、フリツプフロツプ８，１，８，２
は、計数内容が＋１進むため、第１の検出回路
１３の出力Ｒは“０”となる。また、シフトレ
ジスタ１９はフリツプフロツプ２９の出力Q_S
＝“０”を１ビツトシフトするため、出力Q₁＝
“０”となる。出力Q₁＝“０”となることによ
り、ラインは“０”になる。ライン＝“０”
となるタイミングは、前述と同様に次の出力
Q_Cの立ち下がりまでの許容デイレイの範囲内
にあり、前置分周器２３が1/4分周となるのは、
次の分周サイクルとなる。従つて、1/5分周の
回数は、フリツプフロツプ８，１，８，２で計
数されたm₁＝２回となる。 (vii) 第３図ニのの時点−シフトレジスタ１９は
出力Q_S＝“０”を１ビツトシフトするため、出
力Q₁＝“０”，Q₂＝“０”となる。 (vii) 第３図ホのの時点−シフトレジスタ１９の
シフトが更に進み出力Q₁＝“０”，Q₂＝“０”，
Q₃＝“０”となる。 (ix) 第３図ニのの時点−フリツプフロツプ８，
１，８，２は、出力Q_Cを計数し続けているた
め、前回の時点から４個計数したの時点で
再び第１の検出回路１３の出力Ｒが“１”とな
るが、フリツプフロツプ２９はすでにリセツト
状態にあるため、出力Ｒ＝“１”は無関係のも
のとなる。 (x) 第３図ニのの時点−第１の検出回路１３の
出力Ｒが“０”となる。 （） 第３図ニのの時点−このときの出力
Q_Cは、フリツプフロツプ８，３，８，４…８，
１４に計数値P₃，P₄…P₁₄＝10がプリセツト
（実際には10の補数）されてから８個目のパル
スであり、フリツプフロツプ８，３，８，４…
８，１４の計数は、すべて“１”となる２個手
前の状態になる。従つて、の時点と同様に出
力Ｓ＝“１”となり、分周出力DIV−OUTも
“１”となる。 以降は、前述した(i)，(ii)，(iii)と同じ動作を行
い、1/4分周された出力Q_Cの２個分のプリセツト
期間を経て、再び、m₁＝２，M_N＝10の計数値が
プリセツトされると共に、分周出力DIV−OUT
が“０”になる。 以上(i)〜（）の動作から、分周出力DIV−
OUTの一周期間には1/4分周が８回、1/5分周が
２回となり、クロツクINの周波数をプリセツト
データP₁，P₂…P₁₄で設定した1/42に分周するこ
とができる。 次にS₂＝“０”，S₃＝“１”の場合（第３図ホ）、 S₃＝“１”となるため、フリツプフロツプ２０
の出力Q₃は“１”に固定され、このため、ライ
ンはフリツプフロツプ２２の出力Q₁とフリツ
プフロツプ２１の出力Q₂とのAND出力と一致
し、S₂＝S₃＝０の場合に対し、ラインＣの“１”
の期間が１パルス分（1Φ）だけ長くなる。従つ
て、全体の分周中での1/5分周が１回増え、1/4分
周が１回減る。このため、分周数は５×３＋４×
７＝43となる。 次にS₂＝S₃＝“１”の場合（第３図ヘ）S₂＝S₃
＝“１”のためフリツプフロツプ２１及び２０の
出力Q₂，Q₃は共に“１”に固定され、このため
ラインはフリツプフロツプ２２の出力Q₁にの
み依存しS₂＝S₃＝“０”の場合に対し、ライン
の“１”の期間が２パルス分（2Φ）だけ長くな
る。従つて、全体の分周中での1/5分周が２回増
え、1/4分周が２回減る。このため、５×４＋４
×６＝44となる。 尚、第３図ニ，ホ，ヘに於いて、前置分周器２
３の出力Q_Cは、1/4分周と1/5分周の場合でパル
ス幅が異なるはずであるが、説明の便宜上、同一
パルス幅で記載すると共に、対応する分周数を記
載した。 本実施例においては、セツト端子を有するフリ
ツプフロツプをシフトレジスタを構成するフリツ
プフロツプ群の一部に使用したが、リセツト端子
を有するフリツプフロツプを使用しても同様の効
果を得ることができる。又、各フリツプフロツプ
のセツト端子に各々独立したセツト入力信号を印
加したが、各セツト端子に共通のセツト入力信号
を印加してもよい。 上述の如く、本考案によるプログラマブルデバ
イダは、プリセツトされるプログラムデータが同
一であつても、シフトレジスタを構成するフリツ
プフロツプの一部あるいは全ての出力を固定する
ことにより分周数を変更することができる。

【図面の簡単な説明】

第１図はパルススワローカウンタによるプログ
ラマブルデバイダの一例を示すブロツク図、第２
図は本考案のプログラマブルデバイダの実施回路
例、第３図イ〜ヘは第２図におけるタイミングチ
ヤートを示す。 ８，１，８，１４……フリツプフロツプ、１３
……第１の検出回路、１６……第２の検出回路、
１９……シフトレジスタ、２３……前置分周器。

Claims (1)

【実用新案登録請求の範囲】
1. 分周数がＮと（Ｎ＋１）に切換え可能な前置分
   周器と、該前置分周器の出力を分周するプリセツ
   ト可能な第１及び第２のプログラマブルデバイダ
   と、該第１及び第２のプログラマブルデバイダの
   状態を検出する第１及び第２の検出回路と、前記
   前置分周器の出力をクロツクとしかつ前記第１及
   び第２の検出回路の出力により入力が決定される
   シフトレジスタとを備え、前記シフトレジスタの
   内容によつて前記前置分周器の分周数を切換える
   プログラマブルデバイダにおいて、前記シフトレ
   ジスタを構成する少なくとも１つのフリツプフロ
   ツプがセツト又はリセツト端子を有し、該セツト
   又はリセツト端子に制御信号を印加することによ
   つて、前記前置分周器の分周数の切換えを制御す
   ることを特徴とするプログラマブルデバイダ。