JPS6239570B2

JPS6239570B2 -

Info

Publication number: JPS6239570B2
Application number: JP54128522A
Authority: JP
Inventors: Toshuki Ozawa
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1979-10-04
Filing date: 1979-10-04
Publication date: 1987-08-24
Also published as: JPS5652935A

Description

【発明の詳細な説明】

本発明はプログラマブルデイバイダに係り、動
作上限周波数を高めた同デイバイダに関する。一般にプログラマブルデイバイダはその動作上
限周波数が単純なデイバイダのそれの１／２〜
１／３程度である。これはプログラマブルデイバ
イダを構成する場合、フイードバツク（帰還）ル
ープの動作速度が影響し、該動作速度が低下して
しまう。そこで前記フイードバツクループの負担を軽減
すれば、前記欠点は除去できる。これを実現した
ものがパルススワローカウンタと称せられるもの
である。斯るパルススワローカウンタは１／Ｎ，１／
（Ｎ＋１）に分周数（Ｎは整数）が切換えられる
前置分周器の出力をプログラマブルデイバイダで
分周し、該プログラマブルデイバイダの出力によ
り１／Ｎ及び１／（Ｎ＋１）の分周数を制御する
ものであり、プログラマブルデイバイダの動作周
波数の上限をＡ〔Hz〕とすれば、システムとして
はＡ×Ｎ〔Hz〕の周波数で動作可能となる。ここで、パルススワローカウンタの原理につい
て述べる。１／Ｍ分周をするカウンタの入力周波
数ｆ_pscと出力周波数ｆ_rの関係は、ｆ_psc＝Mf_r ………(1)式である。Ｍは整数であるから、(1)式はｆ_psc＝m₁＋10m₂＋10²m₃…10^q-1m_q）ｆ_r
………(2)式（m₁，m₂……ｍ_qは１位桁、２位桁…ｑ位行の
数字）で表わされる。更に、(2)式は、ｆ_psc＝Ｎ（１／Ｎm₁＋１０／Ｎm₂＋１０^２／Ｎm₃…
１０^ｑ−１／Ｎｍ_q）ｆ_r ………(3)式と表わされる。(3)式に於いて、１０／Ｎm₂＋１０^２／
Ｎm₃…… １０^ｑ−１／Ｎｍ_q＝Ｍ_Nとすると(3)式はｆ_psc＝（m₁＋NM_N）ｆ_r ＝（NM_N＋m₁＋Nm₁−Nm₁）ｆ_r ＝｛（Ｍ_N−m₁）Ｎ＋m₁（Ｎ＋１）｝
ｆ_r ………(4)式となる。即ち、(4)式の意味することは、１／Ｎ分
周をＭ_N−m₁回行い、更に、１／（Ｎ＋１）分周
をm₁回行うことにより、１／Ｍ分周が行えると
いうことである。第１図は、上記(4)式を実現するパルススワロー
カウンタの一例であり、１は入力端子、２は１／
Ｎと１／（Ｎ＋１）の分周が切換えられるデイバ
イダ、３，４は各々第１及び第２プログラマブル
カウンタ、５は論理回路、６は出力端子、７は切
換信号端子である。ここで、第１及び第２プログ
ラマブルカウンタ３，４は、デイバイダ２の１／
Ｎと１／（Ｎ＋１）分周出力により同時に計数を
行うものであり、１プログラマブルカウンタ３に
は(4)式のm₁がプリセツトされ、第２プログラマ
ブルカウンタ４には(4)式のＭ_Nがプリセツトされ
る。即ち、第１プログラマブルカウンタ３が１／
（Ｎ＋１）分周出力をm₁回計数したとき、（同時
に第２プログラマブルカウンタ４もm₁計数す
る。）、デバイダ２が１／Ｎ分周に切換えられ、以
後第２プログラマブルカウンタ４が１／Ｎ分周出
力をＭ_N−m₁回計数する。例えば、Ｎ＝10として、182を分周したい場合
には、 m₁＝２ ………１／11を２回計数Ｍ_N＝180／10＝18
………１／11を２回＋１／10を16回計数となり、第１プログラマブルカウンタ３を２、第
２プログラマブルカウンタ４を18にプリセツトす
れば良い。Ｎ＝10としたときの分周数とプログラムデータ
を表１に示す。

【表】次にＮ＝４の場合、同様に182を分周したと
き、 m₁＝２……１／５を２回Ｍ_N＝180／４＝45……１／５を２回＋１／４
を43回即ち第１プログラマブルカウンタ３を２、第２
プログラマブルカウンタ４を45（P₁＝２，P₂＝
45）にプリセツトする。このときの分周数とプログラマブルデータを表
２に示す。

【表】以下本発明の一実施例を示す第２図について、
第３図イ〜ニのタイミングチヤートを用いて説明
する。第２図において、８(1)８(2)８(3)…は各々プログ
ラムデータ入力P₁，P₂，…がインバータ９(1)９(2)
９(3)…を介して加えられるフリツプフロツプ、１
０はデイレイドフリツプフロツプ、１１はNOR
ゲート、１２はインバータ、１３はNANDゲート
１４及びNORゲート１５より成る第１の検出回
路、１６はNORゲート１７及びNANDゲート１
８より成る第２の検出回路、１９はデイレイタイ
プのフリツプフロツプ２０，２１，２２より成る
シフトレジスタ、２３はANDゲート２４、NOR
ゲート２５及びフリツプフロツプ２６，２７，２
８より成る前置分周器、２９はＲ―Ｓタイプのフ
リツプフロツプ、３０はNORゲート、３１はイ
ンバータ、３２はクロツク信号入力端子を示す。
ここで前置分周器２３の分周数が１／Ｎ＝１／
４、（１／（Ｎ＋１）＝１／５）の場合について述
べる。 (I) ラインが“１”のとき、（第３図イ） (i) 前置分周器２３のフリツプフロツプの出力
QA，QB及びQCがQA＝QB＝QC＝“０”の
場合、このときは前置分周器２３のフリツプ
フロツプ２６に対する入力DA＝“１”とな
る。従つてDB＝QA＝“０”、DC＝QB＝０であ
る（）以下(ii)〜について、DA、DB及びDCは
変化直前の状態を示す。 (ii) DA＝“１”、DB＝QA＝“０”、DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝DB＝“１” QB＝DC＝“０”とな
る。（） (iii) DA＝“１”、DB＝QA＝“１”、DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝“１”、QB＝“１”、QC＝“０”とな
る。（） (iv) DA＝“０”（QB＝“１”）、DB＝QA＝“１” DC＝QB＝“１”の場合にクロツクが印加
されると、 QA＝“０”、QB＝“１”、QC＝“１”とな
る。（） (v) DA＝“０”（QB＝“１”）、DB＝QA＝“０” DC＝QB＝“１”の場合にクロツクが印加
されると、 QA＝“０”、QB＝“０”、QC＝“１”となる
（） (vi) DA＝“０”（QC＝“１”のため）、DB＝QA
＝“０”、DC＝QB＝“０”の場合にクロツク
が印加されると、 QA＝“０”、QB＝“０”QC＝“０”とな
る。（） (vii) DA＝“１”（QB＝QC＝“０”）、DB＝QA＝
“０”、DC＝QB＝“０”の場合にクロツクが
印加されると、 QA＝“１”、QB＝QC＝“０”となる。
（）以上により５進（１／５分周）動作を行い、こ
の模様をタイミングチヤート第３図イにて各点波
形を示す。 () ラインが“０”のとき（第３図ロ） (i) QA＝“１”、QB＝QC＝“０”の場合、この
場合DA＝“１”（QB＝０であるから）DB＝
QA＝“１”、DC＝QB＝“０”となる。（）以下(ii)〜(vi)についてDA、DB及びDCは変
化直前の状態をQA、QB及びQCは変化直後
の状態を各々示す。 (ii) DA＝“１”、DB＝QA＝“１”、DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝QB＝“１”、QC＝“０”となる。
（） (iii) DA＝“０”（QB＝“１”）、DB＝QA＝
“１”、 DC＝QB＝“１”の場合にクロツクが印加
されると、 QA＝“０”、QB＝QC＝“１”となる（） (iv) DA＝“０”（QB＝“１”）、DB＝QA＝
“０”、DC＝QB＝“１”の場合にクロツクが
印加されると、 QA＝QB＝“０”、QC＝“１”となる。
（） (v) DA＝“１”（QB＝“０”となりQCのフイー
ドバツクのループはないため）、DB＝QA＝
“０”、DC＝QB＝“０”の場合にクロツクが
印加されると、 QA＝“１”、QB＝QC＝“０”となる。
（） (vi) DA＝“１”、DB＝QA＝“１”、DC＝QB＝
“０”の場合にクロツクが印加されると、 QA＝QB＝“１”、QC＝“０”となる（）以上により４進（１／４分周）動作を行い、こ
の模様をタイミングチヤート第２図ロにて、各点
波形を示す。上述の説明から明らかなようにラインが
“１”のときは１／５分周となり、ラインが
“０”のときは１／４分周となる。また、１／５
分周と１／４分周の切換えは、Ｑ_Cの立ち下がり
時に実行される。即ち、前置分周器２３のフリツ
プフロツプ２６の入力Ｄ_Aに印加される信号は、
ANDゲート２４及びNORゲート２５によつて作
られ、論理式_A＝・_C＋_B で表わされる。この式からラインの変化が入力
Ｄ_Aに影響を与えるタイミング、即ち、１／４分
周と１／５分周を切換えるタイミングは、Ｑ_C＝
“１”、Ｑ_B＝“０”の状態でクロツクINが入力さ
れたときであることがわかる。従つて、第３図イ
及びロによれば、Ｑ_C“１”及びＱ_B＝“０”とな
るのは、Ｑ_Cが立ち下がるタイミングからクロツ
クINの１周期前までの期間である。それ以外の
期間では、ラインの信号変化は、Ｄ_Aに何ら影
響を与えない。よつて、Ｑ_Cの立ち下がり時にラ
インの信号が確定していれば、前のＱ_Cの立ち
下がり以降いつでもラインの信号を変化するこ
とができる。即ち、第３図ハのタイミングチヤー
トに示される斜線部分の如く、Ｑ_Cの一周期分の
許容デイレイがある。また、第２図に於いて、フリツプフロツプ８
(1)，８(2)は、第１図に示された第１プログラマブ
ルカウンタ３に対応し、前置分周器２３の出力Ｑ
_Cをm₁個計数する。フリツプフロツプ８(3)，８(4)
…８（14）は、第１図に示された第２プログラマ
ブルカウンタ４に対応し、出力Ｑ_CをＭ_N個計数す
る。これらフリツプフロツプ８(1)，８(2)，及び８
(3)…８（14）はバイナリーのアツプカウンタを構
成しているため、計数値m₁を与えるP₁，P₂及び
計数値Ｍ_Nを与えるP₃，P₄…P₁₄のプログラムデー
タは各々インバータ９(1)，９(2)及び９(3)，９(4)…
９（14）により反転され、計数値m₁及びＭ_Nの補
数がプリセツトされる。第１の検出回路１３は、
フリツプフロツプ８(1)，８(2)の内容が共に
“１”、即ち、m₁を計数したことを検出するもの
で、その出力Ｒは、フリツプフロツプ２９及びシ
フトレジスタ１９を介して前置分周器２３の分周
比を１／５から１／４に切換えるように作用す
る。また、第２の検出回路１６は、フリツプフロ
ツプ８(4)が“０”、フリツプフロツプ８(3)，８(5)
…８（14）が“１”となつたこと、即ち、すべて
のフリツプフロツプ８(3)，８(4)…８（14）が
“１”となる２個前の状態、更に言い変えれば、
Ｍ_N−２個の計数をしたことを検出するもので、
その出力Ｓは、フリツプフロツプ２９及びシフト
レジスタ１９を介して前置分周器２３の分周比を
１／４から１／５に切換えるように作用すると共
に、フリツプフロツプ１０を介してプリセツト信
号Ｑ_MFを作成する。ここで、第２の検出回路１６
がＭ_N−２を検出するようにしているのは、フリ
ツプフロツプ８(1)，８(2)，８(3)…８（14）のプリ
セツト完了に出力Ｑ_Cが２クロツク分必要となる
からであり、プリセツト完了したときに計数値が
Ｍ_Nとなるようにしてある。また、フリツプフロ
ツプ２９及びシフトレジスタ１９を使用する目的
は、前置分周器２３の分周比が、プリセツト動作
中は１／４となり、プリセツト完了後に１／５と
なるようにラインの変化を遅延することであ
る。この点については、次の動作説明で明らかに
なる。次に、第２図の実施例に於いて、クロツク
INを１／42分周する場合の動作を第３図ニを参
照して説明する。本実施例では、前述した(3)式及び(4)式のＮが４
であるから、１／42分周する場合には、m₁＝
２，Ｍ_N＝10となる。従つて、P₁，P₂のプリセツ
トデータを２，P₃，P₄…P₁₄のプリセツトデータ
を10とすれば良い。このとき、P₁，P₂，P₃，P₄…
P₁₄を１つのデータとしてみた場合、P₃，P₄…P₁₄
は、上位桁方向に２ビツトシフトした形となる。
即ち、バイナリーデータでは、上位桁に１ビツト
シフトすることは、２を乗ずることであるから、
P₃，P₄…P₁₄の桁で表わされるのは10×４とな
り、P₁，P₂，P₃…P₁₄は２＋10×４＝42となる。
この数字42は、分周数42に一致している。これは
(3)式に於いて、m₁及びＭ_Nを求める際に分周数Ｍ
をＮ＝４で割つたからである。次に動作を順次説明する。 (i) 今、第２の検出回路１６によつて検出が為さ
れる直前の状態にあるとする。この状態では、
フリツプフロツプ８(3)，８(4)は“０”，８(5)〜
８（14）は“１”、信号Ｓ，Ｑ_MF、分周出力
DIV〜OUT、及び第１の検出回路１３の出力
Ｒも“０”であり、また、フリツプフロツプ２
９はリセツト、シフトレジスタ１９の各出力
Q₁，Q₂，Q₃は“０”、ラインも“０”となつ
ている。従つて、前置分周器２３は１／４分周
となつている。この状態に於いて、出力Ｑ_Cが印加（Ｑ_Cの立
ち下がり…第３図ニのの時点）されると、フ
リツプフロツプ８(3)が“１”となり、第２の検
出回路１６で検出が行われ、出力Ｓ＝“１”と
なる。出力Ｓ＝“１”は、フリツプフロツプ２
９をセツトしてその出力Ｑ_Sを“１”とすると
共に、NORゲート１１及びインバータ１２を
介して、分周出力DIV―OUTを“１”とす
る。また、NORゲート１１の出力（分周出力
DIV―OUTの反転信号）は第１の検出回路１
３の動作を禁止する。これは、フリツプフロツ
プ２９のセツト信号とリセツト信号が同時に
“１”となるのを防ぐためである。 (ii) 第３図ニのの時点―出力Ｑ_Cにより、Ｓ＝
“１”の印加されたフリツプフロツプ１０の出
力Ｑ_MFは“１”となり、フリツプフロツプ８
(1)，８(2)，８(3)…８（14）のプリセツト制御端
子PEに“１”が印加される。従つて、フリツ
プフロツプ８(1)，８(2)，８(3)…８（14）には、
プログラムデータP₁，P₂…P₁₄（42）の補数が
プリセツト入力Ｊを介してプリセツトされる。
同時に、第２の検出回路１６の出力Ｓは“０”
となる。一方、シフトレジスタ１９は、フリツ
プフロツプ２９の出力Ｑ_S＝“１”を１ビツトシ
フトし、その出力Q₁を“１”とする。 (iii) 第３図ニのの時点―出力Ｓ＝“０”の印加
されていたフリツプフロツプ１０の出力Ｑ_MFは
“０”となり、フリツプフロツプ８(1)，８(2)，
８(3)…８（14）のプリセツトが完了する。ま
た、出力Ｑ_MF＝“０”となることにより、分周
出力DIV―OUTは“０”となる。一方、シフ
トレジスタ１９は、フリツプフロツプ２９の出
力Ｑ_S＝“１”を更に１ビツトシフトするため、
出力Q₂＝“１”、Q₁＝“１”となる。以上、(i)、(ii)、(iii)から明らかな如く、プログ
ラムデータP₁，P₂…₁₄をプリセツトするため
に、１／４分周された出力Ｑ_Cが２個必要とな
る。即ち、プリセツト期間中でも１／４分周が
２個計数されたことになる。もし、プリセツト
期間中の分周比が１／５であると、１／５分周
を計数するための計数値m₁に関係なく１／５
分周が計数されてしまうため、シフトレジスタ
１９によつてラインが“１”になるタイミン
グを遅延しているのである。 (iv) 第３図ニのの時点―この時の出力Ｑ_Cによ
り、フリツプフロツプ８(1)，８(2)及び８(3)，８
(4)…８（14）の計数が開始され、各々“１”カ
ウントアツプする。また、シフトレジスタ１９
はフリツプフロツプ２９の出力Ｑ_S＝“１”を更
にシフトするため、出力Q₁＝“１”、Q₂＝
“１”、Q₃＝“１”となり、出力Q₁＝“１”及び
Q₃＝“１”によりラインは“１”となる。ラ
イン＝“１”により、前置分周器２３の分周
比は１／４から１／５に切換えられるのである
が、ライン＝“１”となつた時点は、シフト
レジスタ１９を構成する素子等の遅延があるた
め、第３図ニのに於ける出力Ｑ_Cの立ち下が
りより後になり、前置分周器２３が１／５分周
を行うのは、次に分周サイクルとなる。従つ
て、ライン＝“１”となるタイミングは、次
の出力Ｑ_Cの立ち下がりまでの期間、即ち、斜
線で示された許容デイレイの範囲内で許され
る。 (v) 第３図ニのの時点―フリツプフロツプ８
(1)，８(2)は、出力Ｑ_Cを２個計数した状態であ
り、共に“１”となる。従つて、第１の検出回
路１３の出力Ｒは“１”となる。Ｒ＝“１”に
よりフリツプフロツプ２９はリセツトされ、そ
の出力Ｑ_sは“０”となるが、出力Ｑ_S＝“０”
は前述と同様にシフトレジスタ１９によつて遅
延される。 (vi) 第３図ニのの時点―出力Ｑ_Cを計数するこ
とにより、フリツプフロツプ８(1)，８(2)は、計
数内容が＋１進むため、第１の検出回路１３の
出力Ｒは“０”となる。また、シフトレジスタ
１９はフリツプフロツプ２９の出力Ｑ_S＝“０”
を１ビツトシフトするため、出力Q₁＝“０”と
なる。出力Q₁＝“０”となることにより、ライ
ンは“０”になる。ライン＝“０”となる
タイミングは、前述と同様に次に出力Ｑ_Cの立
ち下がりまでの許容デイレイの範囲内にあり、
前置分周器２３が１／４分周となるのは、次の
分周サイクルとなる。従つて、１／５分周の回
数は、フリツプフロツプ８(1)，８(2)で計数され
たm₁＝２回となる。 (vii) 第３図ニのの時点―シフトレジスタ１９は
出力Ｑ_S＝“０”を１ビツトシフトするため、出
力Q₁＝“０”，Q₂＝“０”となる。 (viii) 第３図ホのの時点―シフトレジスタ１９の
シフトが更に進み出力Q₁＝“０”，Q₂＝“０”，
Q₃＝“０”となる。 (ix) 第３図ニのの時点―フリツプフロツプ８
(1)，８(2)は、出力Ｑ_Cを計数し続けているた
め、前回の時点から４個計数したの時点で
再び第１の検出回路１３の出力Ｒが“１”とな
るが、フリツプフロツプ２９はすでにリセツト
状態にあるため、出力Ｒ＝“１”は無関係のも
のとなる。 (x) 第３図ニのの時点―第１の検出回路１３の
出力Ｒが“０”となる。 () 第３図ニのの時点―このときの出力Ｑ
_Cは、フリツプフロツプ８(3)，８(4)…８（14）
に計数値P₃，P₄…P₁₄＝10がプリセツト（実際
には10の補数）されてから８個目のパルスであ
り、フリツプフロツプ８(3)，８(4)…８（14）の
計数は、すべて“１”となる２個手前の状態に
なる。従つて、の時点と同様に出力Ｓ＝
“１”となり、分周出力DIV―OUTも“１”と
なる。以降は、前述した(i)，(ii)，(iii)と同じ動作を行
い、１／４分周された出力Ｑ_Cの２個分のプリセ
ツト期間を経て、再び、m₁＝２，Ｍ_N＝10の計数
値がプリセツトされると共に、分周出力DIV―
OUTが“０”になる。尚、第３図ニに於いて、前置分周器２３の出力
Ｑ_Cは、１／４分周と１／５分周の場合でパルス
幅が異なるはずであるが、説明の便宜上、同一パ
ルス幅で記載すると共に、対応する分周数を記載
した。以上、(i)〜（）の動作から、分周出力DIV
―OUTの一周期間には、１／４分周が８回、
１／５分周が２回となり、クロツクINの周波数
をプリセツトデータP₁，P₂…P₁₄で設定した１／
42に分周することができる。以上の通り本発明によれば、従来のプログラマ
ブルカウンタに於けるフイードバツクループの動
作速度の限界によつて決定される上限周波数より
高い周波数の動作が可能となる。なぜならば、帰
還ループの許容デイレイは、原周波数を１／４分
周した周波数の周期に拡大されるためである。更
に、分周数を設定するプリセツトデータは、その
分周数を表わすバイナリーデータでリセツトでき
るため、制御の簡単なプログラマブルデイバイダ
が得られる。従つて、PLLに使用するプログラマ
ブルデイバイダに好適なものとなる。

【図面の簡単な説明】

第１図はパルススワローカウンタによるプログ
ラマブルデイバイダの一例を示すブロツク図、第
２図は本発明のプログラマブルデイバイダの実施
回路例、第３図イ〜ニは第２図におけるタイミン
グチヤートを示す。主な図番の説明８(1)，８(2)，８(3)…８（14）
…フリツプフロツプ、１３…第１の検出回路、１
６…第２の検出回路、１９…シフトレジスタ、２
３…前置分周器。

Claims

【特許請求の範囲】１分周数が２ⁿと（２ⁿ＋１）に切換え可能な前
置分周器と、該前置分周器の出力を分周するプリ
セツト可能な第１及び第２のプログラマブルデイ
バイダと、該第１及び第２のプログラマブルデイ
バイダの状態を検出する第１及び第２の検出回路
と、前記前置分周器の出力をクロツクとしかつ前
記第１及び第２の検出回路の出力により入力が決
定されるシフトレジスタとを備え、前記シフトレ
ジスタの内容によつて前記前置分周器の分周数を
切換えることを特徴とするプログラマブルデイバ
イダ。２特許請求の範囲第１項において、前記第２の
検出回路で検出する第２のプログラマブルデイバ
イダの内容は、全ビツト“１”又は全ビツト
“０”の２つの前に設定したことを特徴とするプ
ログラマブルデイバイダ。３特許請求の範囲第２項において、前記第１の
プログラマブルデイバイダをＫビツト、前記第２
のプログラマブルデイバイダをＬビツト（Ｋ、Ｌ
はいずれも整数で、Ｋ＜Ｌ）とした場合、前記第
１のプログラマブルデイバイダのプリセツトデー
タを（１〜Ｋ）ビツト、前記第２のプログラマブ
ルデイバイダのプリセツトデータを（Ｋ＋１〜Ｋ
＋Ｌ）ビツトとし、全体を（Ｋ＋Ｌ）ビツトの純
バイナリコードでプリセツトをなすことを特徴と
したプログラマブルデイバイダ。