JPH0325227Y2 - - Google Patents
Info
- Publication number
- JPH0325227Y2 JPH0325227Y2 JP15851985U JP15851985U JPH0325227Y2 JP H0325227 Y2 JPH0325227 Y2 JP H0325227Y2 JP 15851985 U JP15851985 U JP 15851985U JP 15851985 U JP15851985 U JP 15851985U JP H0325227 Y2 JPH0325227 Y2 JP H0325227Y2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- input
- output
- pulse signal
- absolute value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000470 constituent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は、２つのカウンタのカウンタ出力の絶
対値を比較する比較器に関する。
対値を比較する比較器に関する。
［従来の技術］
一般に、電気機器において、被制御系における
被制御信号やこの被制御系から検出された検出信
号と基準信号とを比較して、その比較出力から被
制御系の状態を測定するとか、あるいは、その比
較出力によつて被制御系を制御することが行われ
ている。
被制御信号やこの被制御系から検出された検出信
号と基準信号とを比較して、その比較出力から被
制御系の状態を測定するとか、あるいは、その比
較出力によつて被制御系を制御することが行われ
ている。
被制御系としては、たとえば、音響機器では、
テープレコーダ，レコードプレーヤ，ビデオデイ
スクプレーヤ，光学式オーデイオデスクプレーヤ
の回転系があげられる。
テープレコーダ，レコードプレーヤ，ビデオデイ
スクプレーヤ，光学式オーデイオデスクプレーヤ
の回転系があげられる。
光学式オーデイオデスクプレーヤの回転系の制
御は、第３図に示すように、回転系の回転数に比
例した第１のパルス信号が入力されるｎビツトの
第１のカウンタ１と、基準となる第２のパルス信
号が入力されるｎビツトの第２のカウンタ２とが
あり、第１のカウンタ１のカウンタ出力Ａ ［AnAn−１……A2A1］ と、第２のカウンタ２のカウンタ出力Ｂ ［BnBn−１……B2B1］ とをｎビツトの絶対値比較器３によつて比較し
て、(1)Ａ＞Ｂ、(2)Ａ＝Ｂ、(3)Ａ＜Ｂの３つの状態
に対応した比較出力を出力する。
御は、第３図に示すように、回転系の回転数に比
例した第１のパルス信号が入力されるｎビツトの
第１のカウンタ１と、基準となる第２のパルス信
号が入力されるｎビツトの第２のカウンタ２とが
あり、第１のカウンタ１のカウンタ出力Ａ ［AnAn−１……A2A1］ と、第２のカウンタ２のカウンタ出力Ｂ ［BnBn−１……B2B1］ とをｎビツトの絶対値比較器３によつて比較し
て、(1)Ａ＞Ｂ、(2)Ａ＝Ｂ、(3)Ａ＜Ｂの３つの状態
に対応した比較出力を出力する。
そして、この比較出力よよつて回転系を制御す
るように構成されている。
るように構成されている。
［考案が解決しようとする問題点］
上記のｎビツトの第１，第２のカウンタ１，２
は０〜（2n−１）の範囲の第１，第２のパルス信
号を逐次カウントし、2n個目のパルス信号によつ
て初期状態に戻り、再びカウントを開始する。し
たがつて、第１，第２のカウンタ１，２のうちい
ずれか一方のカウンタ、たとえば第１のカウンタ
１に2n個以上のパルス信号が入力された場合、第
１のカウンタ１のカウンタ出力Ａ ［AnAn−１……A2A1］ と、第２のカウンタ２のカウンタ出力Ｂ ［BnBn−１……B2B1］ とは第４図に示すような関係になる。
は０〜（2n−１）の範囲の第１，第２のパルス信
号を逐次カウントし、2n個目のパルス信号によつ
て初期状態に戻り、再びカウントを開始する。し
たがつて、第１，第２のカウンタ１，２のうちい
ずれか一方のカウンタ、たとえば第１のカウンタ
１に2n個以上のパルス信号が入力された場合、第
１のカウンタ１のカウンタ出力Ａ ［AnAn−１……A2A1］ と、第２のカウンタ２のカウンタ出力Ｂ ［BnBn−１……B2B1］ とは第４図に示すような関係になる。
同図に示すように、第１のパルス信号のパルス
数が０〜（2n−１）の範囲を超えた場合、第１の
カウンタ１の実際のカウント数は第２のカウンタ
２のカウント数より大であるにもかかわらず、第
１のカウンタ１は第１のパルス信号の2n個目のパ
ルス信号によつて初期状態に戻り、再びカウント
を開始するから、そのカウンタ出力Ａと第２のカ
ウンタ１のカウンタ出力Ｂとを絶対値比較した場
合、Ａ＜Ｂとなり、これに対応した比較出力が得
られる。
数が０〜（2n−１）の範囲を超えた場合、第１の
カウンタ１の実際のカウント数は第２のカウンタ
２のカウント数より大であるにもかかわらず、第
１のカウンタ１は第１のパルス信号の2n個目のパ
ルス信号によつて初期状態に戻り、再びカウント
を開始するから、そのカウンタ出力Ａと第２のカ
ウンタ１のカウンタ出力Ｂとを絶対値比較した場
合、Ａ＜Ｂとなり、これに対応した比較出力が得
られる。
換言すれば、このような構成では、０〜（2n−
１）の範囲でしか絶対値の比較ができない。
１）の範囲でしか絶対値の比較ができない。
［問題点を解決するための手段］
本考案は、下記の(イ)〜(ヘ)の構成要件、
(イ) 第１のパルス信号をカウントし、
［AnAn−１……A2A1］
なるカウンタ出力を出力するｎビツトの第１の
カウンタ。
カウンタ。
(ロ) 第２のパルス信号をカウントし、
［BnBn−１……B2B1］
なるカウンタ出力を出力するｎビツトの第２の
カウンタ。
カウンタ。
(ハ) 上記第１のカウンタのカウンタ出力が入力さ
れる第１の入力部と上記第２のカウンタのカウ
ンタ出力が入力される第２の入力部を具備し、
上記第１，第２のカウンタのカウンタ出力を比
較する（ｎ＋１）ビツトの絶対値比較器。
れる第１の入力部と上記第２のカウンタのカウ
ンタ出力が入力される第２の入力部を具備し、
上記第１，第２のカウンタのカウンタ出力を比
較する（ｎ＋１）ビツトの絶対値比較器。
(ニ) 第１のパルス信号の2n個目のパルス信号によ
つて上記第１のカウンタが初期状態になつたこ
とを検出して上記絶対値比較器の第１の入力部
の（ｎ＋１）の桁に［１］を入力する手段。
つて上記第１のカウンタが初期状態になつたこ
とを検出して上記絶対値比較器の第１の入力部
の（ｎ＋１）の桁に［１］を入力する手段。
(ホ) 第２のパルス信号の2n個目のパルス信号によ
つて上記第２のカウンタが初期状態になつたこ
とを検出して上記絶対値比較器の第２の入力部
の（ｎ＋１）の桁に［１］を入力する手段。
つて上記第２のカウンタが初期状態になつたこ
とを検出して上記絶対値比較器の第２の入力部
の（ｎ＋１）の桁に［１］を入力する手段。
(ヘ) 上記絶対値比較器の第１，第２の入力部の
（ｎ＋１）の桁がいずれも［１］になつた時点
で当該（ｎ＋１）の桁をともに初期状態にする
手段。
（ｎ＋１）の桁がいずれも［１］になつた時点
で当該（ｎ＋１）の桁をともに初期状態にする
手段。
を具備することを特徴とするものである。
［作用］
以上の構成によれば、第１のカウンタのカウン
タ出力Ａ ［AnAn−１……A2A1］ と、第２のカウンタのカウンタ出力Ｂ ［BnBn−１……B2B1］ との関係および絶対値比較器の第１，第２の入力
部の入力との関係は第２図のようになる。
タ出力Ａ ［AnAn−１……A2A1］ と、第２のカウンタのカウンタ出力Ｂ ［BnBn−１……B2B1］ との関係および絶対値比較器の第１，第２の入力
部の入力との関係は第２図のようになる。
(1) 第１，第２のパルス信号のうちいずれか一方
のパルス数が０〜（2n−１）の範囲を超えた場
合（たとえば、第１のパルス信号のパルス数が
０〜（2n−１）の範囲を超え、第２のパルス信
号のパルス数が０〜（2n−１）の範囲内にある
場合） 第１のカウンタが2n個目のパルス信号をカウ
ントした時点でカウンタ出力Ａが［１ １……
１］から初期状態［０ ０……０］に戻り、そ
のときのｎ桁の出力［An］が［１］から［０］
に変化する。この出力の立ち下がりによつて絶
対値比較器の第１の入力部の（ｎ＋１）桁の入
力端子に［１］が入力される。
のパルス数が０〜（2n−１）の範囲を超えた場
合（たとえば、第１のパルス信号のパルス数が
０〜（2n−１）の範囲を超え、第２のパルス信
号のパルス数が０〜（2n−１）の範囲内にある
場合） 第１のカウンタが2n個目のパルス信号をカウ
ントした時点でカウンタ出力Ａが［１ １……
１］から初期状態［０ ０……０］に戻り、そ
のときのｎ桁の出力［An］が［１］から［０］
に変化する。この出力の立ち下がりによつて絶
対値比較器の第１の入力部の（ｎ＋１）桁の入
力端子に［１］が入力される。
したがつて、絶対値比較器の第１の入力部の
入力は、 ［１ ０ ０ ０……０ ０］ となり、その後、第１のパルス信号が逐次カウ
ントされて、 ［１ AnAn−１……A2A1］ なる。一方、第２の入力部の入力は、 ［０ BnBn−１……B2B1］ となる。
入力は、 ［１ ０ ０ ０……０ ０］ となり、その後、第１のパルス信号が逐次カウ
ントされて、 ［１ AnAn−１……A2A1］ なる。一方、第２の入力部の入力は、 ［０ BnBn−１……B2B1］ となる。
この状態で、絶対値比較器の第１の入力部の
入力と第２の入力部の入力とが比較されるか
ら、その比較出力は出力カウンタＡ，Ｂの大小
関係（Ａ＞Ｂ、Ａ＝Ｂ、Ａ＜Ｂ）に対応したも
のとなる。
入力と第２の入力部の入力とが比較されるか
ら、その比較出力は出力カウンタＡ，Ｂの大小
関係（Ａ＞Ｂ、Ａ＝Ｂ、Ａ＜Ｂ）に対応したも
のとなる。
(2) 第１，第２のパルス信号のパルス数がともに
０〜（2n−１）の範囲を超えた場合） 絶対値比較器の第２の入力部の入力は、 ［１ AnAn−１……A2A1］ であるが、第２の入力部の入力は、第１の入力
部の入力の場合と同様に、 ［１ BnBn−１……B2B1］ となる。
０〜（2n−１）の範囲を超えた場合） 絶対値比較器の第２の入力部の入力は、 ［１ AnAn−１……A2A1］ であるが、第２の入力部の入力は、第１の入力
部の入力の場合と同様に、 ［１ BnBn−１……B2B1］ となる。
それと同時に、絶対値比較器の第１，第２の
入力部の（ｎ＋１）の桁がいずれも［１］にな
つた時点で当該（ｎ＋１）の桁がともに初期状
態になる。
入力部の（ｎ＋１）の桁がいずれも［１］にな
つた時点で当該（ｎ＋１）の桁がともに初期状
態になる。
以上のように、第１，第２のパルス信号のう
ちいずれか一方のパルス数が先行して、すなわ
ち、第１，第２のカウンタのうちいずれか一方
のカウンタ出力が先行して、先行したカウンタ
が初期状態に戻つても、この先行したカウンタ
出力が入力される絶対値比較器の入力部の入力
を、 ［１ AnAn−１……A2A1］ または、 ［１ BnBn−１……B2B1］ にすることにより、第１，第２のカウンタのカ
ウンタ出力の差が最大2n以内であれば、そのカ
ウンタ出力を比較できる。
ちいずれか一方のパルス数が先行して、すなわ
ち、第１，第２のカウンタのうちいずれか一方
のカウンタ出力が先行して、先行したカウンタ
が初期状態に戻つても、この先行したカウンタ
出力が入力される絶対値比較器の入力部の入力
を、 ［１ AnAn−１……A2A1］ または、 ［１ BnBn−１……B2B1］ にすることにより、第１，第２のカウンタのカ
ウンタ出力の差が最大2n以内であれば、そのカ
ウンタ出力を比較できる。
［実施例］
第１図および第２図において説明する。図
中、第３図の従来例と同等部分には同一符号を
附し、その説明は省略する。
中、第３図の従来例と同等部分には同一符号を
附し、その説明は省略する。
１はｎビツトの第１のカウンタ、２はｎビツ
トの第２のカウンタである。
トの第２のカウンタである。
４は、第１のカウンタ１のカウンタ出力Ａ
［AnAn−１……A2A1］が入力される１〜ｎ桁
の入力端子と（ｎ＋１）桁の入力端子を有する
第１の入力部と、第２のカウンタ２のカウンタ
出力Ｂ［BnBn−１……B2B1］が入力される１
〜ｎ桁の入力端子と（ｎ＋１）桁の入力端子を
有する第２の入力部を具備する（ｎ＋１）ビツ
トの絶対値比較器である。
［AnAn−１……A2A1］が入力される１〜ｎ桁
の入力端子と（ｎ＋１）桁の入力端子を有する
第１の入力部と、第２のカウンタ２のカウンタ
出力Ｂ［BnBn−１……B2B1］が入力される１
〜ｎ桁の入力端子と（ｎ＋１）桁の入力端子を
有する第２の入力部を具備する（ｎ＋１）ビツ
トの絶対値比較器である。
第１のカウンタ１のｎ桁の出力を第１のフリ
ツプフロツプ回路５のセツト入力Ｓ５に入力
し、その出力Ｑ５を上記絶対値比較器４の第１
の入力部の（ｎ＋１）桁の入力端子に入力す
る。これは、第１のカウンタ１が第１のパルス
信号を逐次カウントし、2n個目のパルス信号を
カウントした時点でカウンタ出力Ａが［１ １
……１］から初期状態［０ ０……０］に戻る
ときのｎ桁の出力［An］を検出するためのも
のである。
ツプフロツプ回路５のセツト入力Ｓ５に入力
し、その出力Ｑ５を上記絶対値比較器４の第１
の入力部の（ｎ＋１）桁の入力端子に入力す
る。これは、第１のカウンタ１が第１のパルス
信号を逐次カウントし、2n個目のパルス信号を
カウントした時点でカウンタ出力Ａが［１ １
……１］から初期状態［０ ０……０］に戻る
ときのｎ桁の出力［An］を検出するためのも
のである。
同様に、第２のカウンタ２のｎ桁の出力を第
２のフリツプフロツプ回路６のセツト入力Ｓ６
に入力し、その出力Ｑ６を上記絶対値比較器４
の第２の入力部の（ｎ＋１）桁の入力端子に入
力する。これは、第２のカウンタ２が第２のパ
ルス信号を逐次カウントし、2n個目のパルス信
号がカウントした時点でカウンタ出力Ｂが［１
11］から初期状態［０ ０……０］に戻ると
きのｎ桁の出力［Bn］を検出するためのもの
である。
２のフリツプフロツプ回路６のセツト入力Ｓ６
に入力し、その出力Ｑ６を上記絶対値比較器４
の第２の入力部の（ｎ＋１）桁の入力端子に入
力する。これは、第２のカウンタ２が第２のパ
ルス信号を逐次カウントし、2n個目のパルス信
号がカウントした時点でカウンタ出力Ｂが［１
11］から初期状態［０ ０……０］に戻ると
きのｎ桁の出力［Bn］を検出するためのもの
である。
上記第１，第２のフリツプフロツプ回路５，６
の出力Ｑ５，Ｑ６をAND回路７に入力し、その
AND出力をワンシヨツトマルチバイブレータ回
路８に入力する。このワンシヨツトマルチバイブ
レータ回路８の出力をリセツト信号として上記第
１，第２のフリツプフロツプ回路５，６のリセツ
ト入力Ｒ５，Ｒ６にそれぞれ入力する。これは、
第１，第２のカウンタ１，２が2n個目のパルス信
号をカウントした時点でそのカウンタ出力Ａ，Ｂ
がともに初期状態［０ ０……０］になり、第
１，第２のフリツプフロツプ回路５，６の出力Ｑ
５，Ｑ６が絶対値比較器４の第１，第２の入力部
の（ｎ＋１）桁の入力端子にそれぞれ入力された
ときに、上記第１，第２のフリツプフロツプ回路
５，６をリセツトするためのものである。
の出力Ｑ５，Ｑ６をAND回路７に入力し、その
AND出力をワンシヨツトマルチバイブレータ回
路８に入力する。このワンシヨツトマルチバイブ
レータ回路８の出力をリセツト信号として上記第
１，第２のフリツプフロツプ回路５，６のリセツ
ト入力Ｒ５，Ｒ６にそれぞれ入力する。これは、
第１，第２のカウンタ１，２が2n個目のパルス信
号をカウントした時点でそのカウンタ出力Ａ，Ｂ
がともに初期状態［０ ０……０］になり、第
１，第２のフリツプフロツプ回路５，６の出力Ｑ
５，Ｑ６が絶対値比較器４の第１，第２の入力部
の（ｎ＋１）桁の入力端子にそれぞれ入力された
ときに、上記第１，第２のフリツプフロツプ回路
５，６をリセツトするためのものである。
なお、ワンシヨツトマルチバイブレータ回路８
は、第１，第２のフリツプフロツプ回路５，６を
充分にリセツトできるパルス幅を有するリセツト
信号を得るためのものであり、必ずしも必須のも
のではない。
は、第１，第２のフリツプフロツプ回路５，６を
充分にリセツトできるパルス幅を有するリセツト
信号を得るためのものであり、必ずしも必須のも
のではない。
以下、本実施例の動作について説明する。
第２図は、第１のカウンタ１のカウンタ出力Ａ
［AnAn−１……A2A1］
と、第２のカウンタ２のカウンタ出力Ｂ
［BnBn−１……B2B1］
との関係および絶対値比較器４の第１，第２の入
力部の入力との関係を示すものである。
力部の入力との関係を示すものである。
(1) 第１，第２のパルス信号のパルス数がともに
０〜（2n−１）の範囲にある場合 従来例と同様にして、第１，第２のカウンタ
１，２のカウンタ出力Ａ［AnAn−１……
A2A1］、［BnBn−１……B2B1］の絶対値が比
較され、出力Ａ，Ｂの大小関係（Ａ＞Ｂ、Ａ＝
Ｂ、Ａ＜Ｂ）に対応した比較出力が得られる。
０〜（2n−１）の範囲にある場合 従来例と同様にして、第１，第２のカウンタ
１，２のカウンタ出力Ａ［AnAn−１……
A2A1］、［BnBn−１……B2B1］の絶対値が比
較され、出力Ａ，Ｂの大小関係（Ａ＞Ｂ、Ａ＝
Ｂ、Ａ＜Ｂ）に対応した比較出力が得られる。
(2) 第１，第２のパルス信号のうちいずれか一方
のパルス数が０〜（2n−１）の範囲を超えた場
合（たとえば、第１のパルス信号のパルス数が
０〜（2n−１）の範囲を超え、第２のパルス信
号のパルス数が０〜（2n−１）の範囲内にある
場合） 第１のカウンタ１が第１パルス信号の2n個目
のパルス信号をカウントした時点でカウンタ出
力Ａが［１ １……１］から初期状態［０ ０
……０］に戻り、そのときのｎ桁の出力［An］
が［１］から［０］に変化する。この出力の立
ち下がりによつて第１のフリツプフロツプ回路
５がセツトされ、その出力Ｑ５（［１］）が絶対
値比較器４の第１の入力部の（ｎ＋１）桁の入
力端子に入力される。
のパルス数が０〜（2n−１）の範囲を超えた場
合（たとえば、第１のパルス信号のパルス数が
０〜（2n−１）の範囲を超え、第２のパルス信
号のパルス数が０〜（2n−１）の範囲内にある
場合） 第１のカウンタ１が第１パルス信号の2n個目
のパルス信号をカウントした時点でカウンタ出
力Ａが［１ １……１］から初期状態［０ ０
……０］に戻り、そのときのｎ桁の出力［An］
が［１］から［０］に変化する。この出力の立
ち下がりによつて第１のフリツプフロツプ回路
５がセツトされ、その出力Ｑ５（［１］）が絶対
値比較器４の第１の入力部の（ｎ＋１）桁の入
力端子に入力される。
したがつて、絶対値比較器４の第１の入力部
の入力は、 ［１ ０ ０ ０……０ ０］ となり、その後、第１のパルス信号が逐次カウ
ントされて、 ［１ AnAn−１……A2A1］ なる。一方、第２の入力部の入力は、 ［０ BnBn−１……B2B1］ となる。
の入力は、 ［１ ０ ０ ０……０ ０］ となり、その後、第１のパルス信号が逐次カウ
ントされて、 ［１ AnAn−１……A2A1］ なる。一方、第２の入力部の入力は、 ［０ BnBn−１……B2B1］ となる。
この状態で、絶対値比較器４の第１の入力部
の入力と第２の入力部の入力とが比較されるか
ら、第１のカウンタ１のカウンタ出力Ａと第２
のカウンタ２のカウンタ出力Ｂとは、 Ａ＞Ｂ なることが判別され、絶対値比較器４の比較出
力はＡ＞Ｂに対応したものとなる。
の入力と第２の入力部の入力とが比較されるか
ら、第１のカウンタ１のカウンタ出力Ａと第２
のカウンタ２のカウンタ出力Ｂとは、 Ａ＞Ｂ なることが判別され、絶対値比較器４の比較出
力はＡ＞Ｂに対応したものとなる。
なお、第２のパルス信号のパルス数が０〜
（2n−１）の範囲を超え、第１のパルス信号の
パルス数が０〜（2n−１）の範囲内にある場合
も同様に、絶対値比較器４の比較出力はＡ＜Ｂ
に対応したものとなる。
（2n−１）の範囲を超え、第１のパルス信号の
パルス数が０〜（2n−１）の範囲内にある場合
も同様に、絶対値比較器４の比較出力はＡ＜Ｂ
に対応したものとなる。
(3) 一方のパルス信号のパルス数が０〜（2n−
１）の範囲をすでに超えており、他方のパルス
信号のパルス数が０〜（2n−１）の範囲を超え
たの場合（たとえば、第１のパルス信号のパル
ス数が０〜（2n−１）の範囲をすでに超えてお
り、第２のパルス信号のパルス数が０〜（2n−
１）の範囲を超えた場合） 絶対値比較器４の第１の入力部の入力は、 ［１ AnAn−１……A2A1］ であるが、第２の入力部の入力は、第１の入力
部の入力の場合と同様に、 ［１ BnBn−１……B2B1］ となる。
１）の範囲をすでに超えており、他方のパルス
信号のパルス数が０〜（2n−１）の範囲を超え
たの場合（たとえば、第１のパルス信号のパル
ス数が０〜（2n−１）の範囲をすでに超えてお
り、第２のパルス信号のパルス数が０〜（2n−
１）の範囲を超えた場合） 絶対値比較器４の第１の入力部の入力は、 ［１ AnAn−１……A2A1］ であるが、第２の入力部の入力は、第１の入力
部の入力の場合と同様に、 ［１ BnBn−１……B2B1］ となる。
それと同時に、第１，第２のフリツプフロツ
プ回路５，６の出力Ｑ５（［１］），Ｑ６（［１］）
はAND回路７に入力される。そのAND出力
［１］はワンシヨツトマルチバイブレータ回路
８に入力され、その出力（リセツト信号）によ
り第１，第２のフリツプフロツプ回路５，６が
リセツトされ、初期状態に戻る。これによつ
て、絶対値比較器４の第１，第２の入力部の
（ｎ＋１）桁の入力はともに［０］となり初期
状態になる。
プ回路５，６の出力Ｑ５（［１］），Ｑ６（［１］）
はAND回路７に入力される。そのAND出力
［１］はワンシヨツトマルチバイブレータ回路
８に入力され、その出力（リセツト信号）によ
り第１，第２のフリツプフロツプ回路５，６が
リセツトされ、初期状態に戻る。これによつ
て、絶対値比較器４の第１，第２の入力部の
（ｎ＋１）桁の入力はともに［０］となり初期
状態になる。
以上のように、本実施例によれば、第１，第
２のパルス信号のうちいずれか一方のパルス数
が先行して、すなわち、第１，第２のカウンタ
１，２のうちいずれか一方のカウンタ出力が先
行して、先行したカウンタが初期状態に戻つた
場合においても、この先行したカウンタ出力が
入力された絶対値比較器４の入力部の入力を、 ［１ AnAn−１……A2A1］ または、 ［１ BnBn−１……B2B1］ にすることにより、第１，第２のカウンタ１，
２のカウンタ出力の差が最大2n以内であれば、
そのカウンタ出力を比較できる。
２のパルス信号のうちいずれか一方のパルス数
が先行して、すなわち、第１，第２のカウンタ
１，２のうちいずれか一方のカウンタ出力が先
行して、先行したカウンタが初期状態に戻つた
場合においても、この先行したカウンタ出力が
入力された絶対値比較器４の入力部の入力を、 ［１ AnAn−１……A2A1］ または、 ［１ BnBn−１……B2B1］ にすることにより、第１，第２のカウンタ１，
２のカウンタ出力の差が最大2n以内であれば、
そのカウンタ出力を比較できる。
［考案の効果］
本考案は、(イ)第１，第２のカウンタ１，２のう
ちいずれか一方のカウンタ出力が先行しても、そ
の差が2n以内であれば、そのカウンタ出力を比較
できる、(ロ)構成が簡略である、効果がある。
ちいずれか一方のカウンタ出力が先行しても、そ
の差が2n以内であれば、そのカウンタ出力を比較
できる、(ロ)構成が簡略である、効果がある。
第１図は本考案の比較器（一実施例）の構成を
示す図、第２図は同、各部の出力の関係を示す
図、第３図は従来の比較器の構成を示す図、第４
図は同、各部の出力の関係を示す図である。 １，２…第１，第２のカウンタ、４…絶対値比
較器、５，６…第１，第２のフリツプフロツプ回
路、７…AND回路、８…ワンシヨツトマルチバ
イブレータ。
示す図、第２図は同、各部の出力の関係を示す
図、第３図は従来の比較器の構成を示す図、第４
図は同、各部の出力の関係を示す図である。 １，２…第１，第２のカウンタ、４…絶対値比
較器、５，６…第１，第２のフリツプフロツプ回
路、７…AND回路、８…ワンシヨツトマルチバ
イブレータ。
Claims (1)
- 【実用新案登録請求の範囲】 下記の(イ)〜(ヘ)の構成要件、 (イ) 第１のパルス信号をカウントし、 ［AnAn−１……A2A1］ なるカウンタ出力を出力するｎビツトの第１の
カウンタ１。 (ロ) 第２のパルス信号をカウントし、 ［BnBn−１……B2B1］ なるカウンタ出力を出力するｎビツトの第２の
カウンタ２。 (ハ) 上記第１のカウンタ１のカウンタ出力が入力
される第１の入力部と上記第２のカウンタ２の
カウンタ出力が入力される第２の入力部を具備
し、上記第１，第２のカウンタ１，２のカウン
タ出力を比較する（ｎ＋１）ビツトの絶対値比
較器４。 (ニ) 第１のパルス信号の2n個目のパルス信号によ
つて上記第１のカウンタ１が初期状態になつた
ことを検出して上記絶対値比較器４の第１の入
力部の（ｎ＋１）の桁に［１］を入力する手
段。 (ホ) 第２のパルス信号の2n個目のパルス信号によ
つて上記第２のカウンタ２が初期状態になつた
ことを検出して上記絶対値比較器４の第２の入
力部の（ｎ＋１）の桁に［１］を入力する手
段。 (ヘ) 上記絶対値比較器４の第１，第２の入力部の
（ｎ＋１）の桁がいずれも［１］になつた時点
で当該（ｎ＋１）の桁をともに初期状態にする
手段。 を具備することを特徴とする比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15851985U JPH0325227Y2 (ja) | 1985-10-15 | 1985-10-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15851985U JPH0325227Y2 (ja) | 1985-10-15 | 1985-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6266432U JPS6266432U (ja) | 1987-04-24 |
| JPH0325227Y2 true JPH0325227Y2 (ja) | 1991-05-31 |
Family
ID=31082083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15851985U Expired JPH0325227Y2 (ja) | 1985-10-15 | 1985-10-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325227Y2 (ja) |
-
1985
- 1985-10-15 JP JP15851985U patent/JPH0325227Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6266432U (ja) | 1987-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1588757A (en) | Monitor for detecting and recording power line disturbances | |
| JPS62135776A (ja) | 自動範囲式周波数センサ | |
| JPH0325227Y2 (ja) | ||
| US4887071A (en) | Digital activity loss detector | |
| JP2775101B2 (ja) | インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 | |
| JPS588614B2 (ja) | キジユンデンイセイギヨカイロ | |
| JPH0580604B2 (ja) | ||
| SU1029417A1 (ru) | Многоустойчивый элемент | |
| SU909684A1 (ru) | Устройство дл воспроизведени фазомодулированных сигналов | |
| SU1146801A1 (ru) | Устройство дл преобразовани скорости вращени в цифровой код | |
| JPH0334700Y2 (ja) | ||
| SU1283971A1 (ru) | След щий аналого-цифровой преобразователь | |
| JPH0119656B2 (ja) | ||
| SU571828A1 (ru) | Устройство дл измерени перекоса движущейс магнитной ленты | |
| SU1102031A1 (ru) | След щий аналого-цифровой преобразователь | |
| SU1180941A1 (ru) | Устройство для счета пггучних изделий· | |
| JPH0556686B2 (ja) | ||
| JPH0422480Y2 (ja) | ||
| JPH0226810B2 (ja) | ||
| JPS62123596A (ja) | 環境異常検出装置 | |
| JPS6329351A (ja) | テ−プ走行制御装置 | |
| JPS6053852A (ja) | 速度検出装置 | |
| JPS55157116A (en) | Signal recording and reproducing device | |
| JPS63235602A (ja) | タ−ビン回転数デジタル変換器 | |
| JPH0121709B2 (ja) |