SU1283971A1 - След щий аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к области электронной техники, системам автоматической св зи ЭВМ с объектами управлени , а также к системам обработки аналоговой и цифровой информации. Изобретение позвол ет повысить ПО мехозащищенность и точность преобразовани  за счет введени  в устройство , содержащее реверсивный счетчик 1, цифроаналоговый преобразователь 2, компаратор 3, генератор 7 тактовых импульсов и элемент И 5, триггера 8, элемента 2И-ИЛИ 6, регистра 4 результата , блока 10 индикации, элемента ИЛИ 9, блока 16 фильтрации h усреднени  измерений. 2з.п. ф-лы, 2 ил. .

Description

(Л

1128397

Изобретение относитс  к электроной технике, системам автоматической в зи ЭВМ с объектами управлени , а также системам обработки аналоговой цифровой информации.5

Цель изобретени  повьшение поехозащищенности и точности преобразовани .

На фиг.1 представлена функциональна  схема след щего аналого-циф- рового преобразовател  (АЦП); на фиг,2 - диаграмма его работы.

Устройство содержит реверсивный счетчик 1, цифроаналоговый преобразователь 2 (ЦАП), компаратор 3, регистр 4 результата,- элемент И 5, элемент 2И-ИЛИ 6, генератор 7 тактовых импульсов (ГТИ), триггер 8j элемент ИЛИ 9, блок 10 индикации, инверторы 11.1-11,2, ждущий одновибратор 12, элемент И 13, светодиодньй индикатор 14, инвертор 15, блок 16 фильтрации и усреднени  измерений, ждущие одно- вибраторы 17 и 18, инверторы 19-20, элементы И 21-24, элементы ИЛИ 25 и 26, цифровой делитель 27,

25

,

Устройство работает следующим образом .

При включении питани  состо ние элементов схемы может быть безразличным , поскольку независимо от этого генератор 7 тактовых импульсов посылает импульсы на какой-либо из входов реверсивного счетчика 1 Посылка импульсов заканчиваетс  по влением импульсов переполнени  или переноса по q или р В1чходам, которьй сбрасывает триггер 8 в йулевое состо ниеj в результате чего открываетс  зап:ол нение реверсивного счетчика 1 по входу +. Код вырастает по пилообразной пр мой и автоматически сбрасываетс  при переполнении в реверсивньш счетчик , образу  вы1 одное напр жение Uon (фиг,2). Врем  по влени  входного сигнала в общем случае неизвестно , поэтому вырабатывание пилообразного напр жени  на выходе ЛАП аналогично поисковому режиму в системах обнаружени ., В любые моменты времени на входе компаратора 3 возможны всплески шумов, и помех U , длительность которых лежит в широких пределах. Помехи фиксируютс  АЦЦ, как правило, при Uof, , близких к нулю При по влении U и сравнении его с ,, вырабатываемым ЦАП 2 срабаты

5

р

25

30

40

35 2 55 ,

45

50

1,2

вает компаратор 3 и устанавливаетс  в состо ние логической 1, При нарушении этого равенства компаратор 3 вновь возвращаетс  в О. При установке компаратора 3 в состо ние 1 триггер 8 устанавливаетс  по входу S также в состо ние 1, блокиру  первую часть элемента 2И-ИЛИ 6 и от- крьша  вторую ее часть дл  пропуска еще одного импульса ГТИ по входу + реверсивного счетчика 1. Этот импульс должен нарушить равенство , результатом чего  вл етс  переброс компаратора 3 вновь в состо ние О. При этом триггер 8 остаетс  в 1, При зафиксированной пиле 11, открываетс  элемент И 5 и очередной импульс ГТИ направл  етс  теперь по входу - реверсивного счетчика 1, уменьша  его код. После первого импульса по входу - должно восстановитьс  условие Uon U(,, которое вновь влечет за собой установку компаратора 3 в 1, и т,д. Таким образом , возникает колебательное равновесие в зоне измер емого напр жени  и. Однако, индикации о том, что на входе присутствует сигнал, пока нет, поскольку при установке триггера 8 в 1 .срабатывает ждущий одновибратор 12, длительность импульса которого UQI выбираетс  заведомо больше, .чем возможна  длительность помехи U., В результате нулевым потенциалом UQ,- блокируетс  элемент И 13, а второй ее вход в этом момент находитс  под потенциалом 1 через инверторы 11, выполн ющие роль временной задержки.

Если длительность помехи меньше, чем длительность U , то триггер несколько раньше установитс  в состо ние О, блокиру  тем самым элемент И 13 через инверторы 11, не включа  индикатор 14, Возврат триггера 8 в состо ние О происходит импульсом переноса, который возникает в резуль- тате того, что при уменьшении Ц и состо нии компаратора 3 в О не удаетс  одним импульсом получить равенство , Дл  его достижени  необходимо подать несколько импульсов в зависимости от того, какова крутизна заднего фронта импульса U. Если в момент прохождени  импульса ГТИ 7 по входу + реверсивного счетчика 1, т,е. в момент фиксации равенства ,, импульс помехи вообще исчезнет, то происходит возврат компаратора 3 в состо ние О, открываетс  элемент И 5 и по входу - поступают импульсы ГТИ 17 непрерывно. Режим заканчиваетс  импульсом q, характеризующим обнуление реверсивногсчетчика 1 и U 0. Этот импульс через элемент ИЛИ 9 обнул ет триггер 8 и устанавливаетс  режим пбиска (обнаружени ), как и первоначально до по влени  помехи.

Аналогично работает устройство при по влении импульса помехи отрицательной пол рности, с той лишь разницей, что-теперь сигнал по вход + от ГТИ 7, увеличива  пр мой код реверсивного счетчика 1, снижает, а не увеличивает, как в предьщущем случае И , что тем не менее ведет к неравенству U U и к установке компаратора 3 в О, а это ведет к заполнению по входу - реверсивного счетчика 1. При возрастании -и„ по амплитуде число импульсов по входу - будет больше, чем по входу +. Код и падает, а амплитуда растет. При уменьшении U в моменты после прохождени  входных импульсов по входу + реверсивного счетчика 1, которые ведут к дисбалансу схемы и снижению UOOP (фиг.2) должно возникать равенство и,, Uh ведущее к новому импульсному сигналу по входу +, поскольку компаратор 3 в этом случае имеет состо ние 1.

При происходит переполнение реверсивного счетчика 1 и сброс триггера 8 в О.

При по влении на входе Ug, по длительности превьппающего UQ, , срабатывает блок 10 индикации входного сигнала и светодиодный индикатор 14 сигнализирует о том, что преобразуетс  сигнал. В этом случае, как и при измении И, устанавливаютс  устойчивые колебани  реверсивного счетчика 1 вокруг среднего значени  сигнала.

Принцип слежени  за U состоит в том, что при достижении равенства

При срабатывании любого из одноUg Up и установке компаратора 3 в

1 импульс управлени  на- 50 вибраторов 17 или 18 и об зательном

состо ние

правл етс  в сторону увеличени  кода и нарушени  равенства Ug UQ . При этом, если в промежутке времени между импульсами генератора 7 U не достигсрабатьшании блока 10 индикации входного сигнала подготавливаетс  к работе либо элемент И 21, либо элемент И 22. Поскольку длительность

нет UQ, то компаратор 3 ввиду . 55 импульсов с выхода ждущих одновиб5

условие и,,, 15 не достигаетс , то импульсы генератора 7 продолжают поступать R направлении уменьшени  кода до нул  и по влени  импульса пере- с носа q, сбрасываюш;его схему в режим обнаружени .

Именно поэтому первый импульс де- баланса (при U U ) направл етс  в сторону увеличени  кода, как бы вы- O ставл   границу дл  сигнала U, следующего за изменением U . Если дей- .ствительно в этом момент изменитс  в ту же сторону, что и U , то вновь достигаетс  равенство U Uop, и де- 5 лаетс новый шаг в сторону увеличени  кода. Слежение за U, измен ющегос  в другом направлении, осуществл етс  по входу - реверсивного счетчика 1. Отличительна  особенность схемы 0 предлагаемого АЦП состоит в том, что измерени  считаютс  достоверными только после команды, которую вырабатывает цифровой делитель 27 блока 16 фильтрации и усреднени  измерений.

При неизменном входном сигнале (или достаточно длительной помехе) устанавливаютс  устойчивые вынужденные колебани  в зоне +1- ед.мл разр да ЦАП. Важным  вл етс  тот факт, 0 что при изменении сигнала на величину , соответствующую хот  бы +1 ед, мл.разр да ЦАП в момент измер ений, что вполне возможно, то эти колебани  нарушаютс , и этот признак прин т в 5 предлагаемом объекте как запрет выдачи измерительной информации. Основу этого блока 16 фильтрации и усреднени  измерений составл ют два ждущих одновибратора 17 и 18, вырабатывающих 0 импульсы положительной по/т рности и запускаемых от задних фронтов ГТИ 7, поступающих на входы + и - реверсивного счетчика 1. Импульсы ГТИ 7 через инверторы 19 и 20 поступают на входы 5 элементов И 21-24. В статическом состо нии ждущие одновибраторы 17 и 18 наход тс  в состо нии О и бЛокиру- ют все четыре элемента И 21-24.

При срабатывании любого из односрабатьшании блока 10 индикации входного сигнала подготавливаетс  к работе либо элемент И 21, либо элемент И 22. Поскольку длительность

устанавливаетс  в состо ние О и следующий импульс проходит в навправ- лении уменьшени  кода. Если и дальше

раторов 17 и 18 примерно равна периоду частоты импульсов ГТИ 7, то при по влении импульса по входу реверсивного счетчика 1, противоположного тому, которьй работал до него и запустил одновибраторы 17 и 18, он проходит на вход элемента ИЛИ 25 и соответственно на счетный вход Цифрового делител  27, Tie, устройство работает по принципу ожидани  импульса по противоположному входу реверсивного счетчика 1. Если этот импульс поступил, то он проходит через элемент ИЛИ 25 на счетный вход цифрового делител  27 и, таким образом , при соответствующей установке цифрового делител  27 через определенное число таких импульсов отражающих число вынужденных колебаний реверсивного счетчика 1 при измерени х , по витс  команда на разрешение съема информации с регистра результата .

Достаточно двум импульсам ГТИ 7 пройти по входу + или - PC, чтобы произошел сброс цифрового делител  27, и измерени  не будут выданы на выход АЦП, Это возможно, например, при возникновении помехи, наложенной на сигнал. Тогда работают элементы И 23, 24 и элемент ИЛИ 26, а цифрово делитель 27 сбрасываетс  в нуль.

Claims (3)

1. След щий аналого-цифровой преобразователь , содержащий последовательно соединенные реверсивный счетчик , цифроаналоговый прэобразователь и компаратор, второй вход которого  вл етс  входной шиной, генератор .тактовых импульсов, выход которого соединен через элемент И с первьт входом реверсивного счетчика, отличающийс  тем, что, с цель повышени  помехозащищенности и точности преобразовани , в него введены триггер, элемент 2И-Ш1И, регистр зультата, блок индикации, элемент ИЛИ, блок фильтрации и усреднени  измерений, выход которого соединен с управл ющим входом регистра .результата , вьЬсоды которого  вл ютс  выходными шинами, а информационные входы соединены соответственно с информационными выходами реверсивного счетчика, выходы переполнени  и переноса которого соединены с соответствующими входами элемента ИЛИ, выхо которого соединен с входом установки нул  триггера, вход установки единицы которого соединен с инверсным

выходом компаратора, пр мой выход которого соединен с первь м входом элемента 2И-ИЛИ, второй вход которого объединен со вторым входом э лемента И, с входом блока индикации и соединен с пр мым выходом триггера, третий и четвертый входы объединены и соединены с выходом генератора тактовых импульсов, п тый вход элемента

2И-ИЛИ Ьоединен с инверсным выходом триггера, а выход - со вторым входом реверсивного счетчика и первым входом блока фильтрадии и усреднени , второй вход которого соединен с выходом элемента И, а третий вход соединен с выходом блока индикации.

2.Преобразователь по п.1, отличающийс  тем, что блок индикации выполнен на трех инверторах , элементе И, светодиодном индикаторе , ждущем одновибраторе, вход которого объединен с входом первого инвертора и  вл етс  входом блока, а выход соединен с первым входом

элемента И, второй вход которого через второй инвертор соединен с выходом первого инвертора, а выход соединен с первым выводом светодиодного индикатора и входом третьего инвертора , выход которого  вл етс  выходом блока, а второй вывод светодиодного индикатора  вл етс  шиной питани  .

3.Преобразователь по п.1, о т - личающийс  тем, что блок

фильтрации и усреднени  выполнен -на двух ждущих одновибраторах, двух инверторах , четырех элементах И, двух элементах ИЛИ и цифровом делителе,

выход которого  вл етс  выходом блока , а первьй и второй входы соединены с выходами первого и второго элементов ИЛИ соответственно, первый и второй входы первого элемента ИЛИ соединены с выходами первого и второго

элементов И соответственно, а первый и второй входы второго элемента ИЛИ соединены с выходами третьего и четвертого элементов И, первые входы

которых объединены с первыми, входами первого и второго элементов И и  вл ютс  третьим входом блока, второй вход первого элемента И объединен со вторым входом третьего элемента И и

соединен с выходом первого ждущего мультивибратора, вход которого объединен с входом первого инвертора и  вл етс  первым входом блока, вторые входы второго и четвертого элементов

7 Urrn

2 и.

27

26

%г ЦД

Щос

1Х