SU1647898A1

SU1647898A1 - Аналого-цифровой преобразователь

Info

Publication number: SU1647898A1
Application number: SU884636649A
Authority: SU
Inventors: Валерий Павлович Мороз
Original assignee: Предприятие П/Я В-8185
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1991-05-07

Abstract

Изобретение относитс к радиотехнике, в частности к аналого-цифровым преобразовател м , примен емым дл преобразовани сигналов, поступающих от вращающегос трансформатора или решающего устройства , в цифровые угловые величины, и может быть использовано в автоматических радиокомпасах , радиопеленгаторах, гирокомпасах и других устройствах. Изобретение позвол ет повысить точность преобразовани путем изменени времени обработки входного переменного напр жени в зависимости от величин напр жений на синусном и косинусном входах АЦП. Это достигаетс тем, что в устройство, содержащее -ключи 1,2,3, 4, интеграторы 5, 6, инвертор 7, детектор 8 перехода через ноль, демодул тор 9, тактовый генератор 10, программный счетчик 11, дешифратор 12, счетчик 13, элемент И 14, элемент И-НЕ 15, введены мультиплексор 16, пороговый элемент 17, амплитудный детектор 18. 2 з п, ф-лы, б ил. (Л Чзетэ

Description

С

13

31

Выход Риг 1

Ю

Изобретение относитс к радиотехнике , в частности к аналого-цифровым преобразовател м , примен емым дл преобразовани сигналов, поступающих от вращающегос трансформатора или реша- ющего устройства, в цифровые угловые величины , и может быть использовано в автоматических радиокомпасах, радиопеленгаторах , гирокомпасах и других устройствах .

Целью изобретени вл етс повышение точности преобразовани .

На фиг. 1 приведена функциональна схема АЦП; на фиг. 2 - диаграмма работы АЦП; на фиг, 3 -функциональна схема про- граммного счетчика; на фиг. 4 - функциональна схема дешифратора; на фиг 5 - функциональна схема детектора перехода через ноль; на фиг. 6 - принципиальна электрическа схема демодул тора.

Устройство содержит ключи 1-4, интеграторы 5 и 6, инвертор 7, детектор 8 перехода через ноль, демодул тор 9, тактовый генератор 10, программный счетчик 11, дешифратор 12, счетчик 13, элемент И 14, эле- мент И-НЕ 15, мультиплексор 16, пороговый элемент 17, амплитудный детектор 18.

На фиг. 2 обозначены диаграммы сигнала 19 сброса на втором выходе дешифрато- ра 12, сигнала 20 разрешени режима зар да интеграторов на п том выходе дешифратора 12, соответствующ его повышенному входному напр жению, сигнала 21 обнулени счетчика и разрешени режима зар да интеграторов на четвертом выходе дешифратора 12, соответствующего нормальному входному напр жению; сигнала 22 разрешени режима преобразовани на первом выходе дешифратора 12, сигнала 23 уп- равлени детектором перехода через ноль на третьем выходе дешифратора 12, сигнала 24 с выхода демодул тора, сигнала 25 разрешени зар да интеграторов на выходе элемента 15, сигнала 26 с выхода порогового элемента 17, напр жени 27 на синусном входе АЦП, напр жени 28 на косинусном входе АЦП, напр жени 29 на выходе интегратора 5, напр жени 30 на выходе интегратора 6, импульсов 31 на выходе элемента 14.

Программный счетчик (фиг. 3) содержит элементы НЕ 32-34, счетчики 35-38, элементы И-НЕ 39-41.

Дешифратор (фиг. 4) содержит элементы И-НЕ 42, НЕ 43, ИЛИ-НЕ 4-1, И-НЕ 45, НЕ 46, 47, И-НЕ 48-52, НЕ 53 и 54 И-НЕ 55.

Детектор перехода через нуль (фиг, 5) содержит инвертирующий компаратор 56, элементы И--НЕ 57, НЕ 58, триггеры 59-61.

Демодул тор (фиг. 6) содержит конденсатор 62, резистор 61, компаратор 64.

Устройство работает следующим образом .

В начальный момент времени to (фиг. 2) программный счетчик 11 и дешифратор 12 формируют сигнал 19 сброса, который поступает на управл ющие входы интеграторов 5 и S, Интегратор представл ет собой операционный усилитель с емкостной обратной св зью. В качестве ключа используетс интегральна микросхема, открытое состо ние которой соответствует подаче логического О на вход управлени . В режиме сброса на выходах интеграторов 5 и 6 устанавливаетс нулевое напр жение, а ключи 1-4 наход тс в разомкнутом состо нии.

Одновременно на первый и второй входы амплитудного детектора 18 подаетс напр жение с информационных выходов вращающегос трансформатора. С выхода амплитудного детектора напр жение подаетс на вход порогового элемента 17.

После окончани режима сброса в момент времени ti (фиг. 2) начинаетс режим установки начальных условий. При этом с четвертого и п того выходов дешифратора 12 на второй и третий входы мультиплексора 16 подаютс сигналы 20 и 21 разрешени режима зар да интеграторов. С выхода порогового элемен га 17 сигнал 26 подаетс на первый вход (управлени ) мультиплексора 16 На выход мультиплексора проходит один из сигналов 20 или 21 разрешени режима зар да интеграторов, причем приуве-. личении величины напр жени на входе АЦП на выход мультиплексора 16 проходит CHI нал 20 разрешени режима зар да интегратора , а при наличии на выходе АЦП нормального напр жени на выход мультиплексора 16 проходит сигнал 21 разрешени режима зар. да интеграторов. С выхода мультиплексора 16 сигнал подаетс на второй вход элемента 15, на первый вход которого подаетс сигнал 24 с выхода демодул тора 9, На выходе элемента 15 образуетс сигнал 25 разрешени разр да интеграторов , при этом ключи 1 и 2 замыкаютс и пропускают на интеграторы 5 и 6 определенную часть периода переменного напр жени . Во врем режима установки начальных условий ключи 3 и 4 наход тс в разомкнутом состо нии.

В момент окончани режима установки начальных условий (t2) интеграторы 5 и 6 зар жаютс до напр жений, пропорциональных соответственно sin f и cos p , где угол поворота вращающегос трансформатора .

В момент времени (ta) начинаетс реим преобразовани , при этом ключи 1 и 2 аход тс в разомкнутом состо нии, а клюи 3 и 4 в замкнутом и образуют генератор преобразовани , состо щий из инвертора 7 и интеграторов 5 и 6, в котором колебани начинаютс от наложенных начальных условий - на выходе интегратора 5 образуетс синусный сигнал 29, а на выходе интегратора 6 - косинусный 30.

Косинусный сигнал поступает на первый вход детектора 8, который срабатывает, когда косинусный сигнал проходит через ноль с отрицательным наклоном (). Это происходит во второй или третий полуперид колебаний генератора. Прохождение ну во врем первого полупериода не учитываетс в цел х предотвращени ошибки преобразовани при малых углах.

С выхода детектора 8 на элемент 14 поступает сигнал, разрешающий прохождение тактовых импульсов на счетчик 13, длиельность которого пропорциональна змер емому углу. При этом число импульсов , накопленное в счетчике 13, соотаетст- вует измер емому углу.

Детектор 8 работает следующим образом .

С выхода интегратора б косинусный сигнал 30 поступает на инвертирующий компаратор 56, который формирует пр моугольные импульсы с фронтами, совпадающими с переходами через ноль косинусного сигнала. С выхода компаратора 56 импульсы поступают на устройство выделени положительного фронта, выполненное на блоках 57-60. На выходе триггера 59 формируетс положительный импульс, положение которого совпадает с переходом косинусного сигнала через ноль с отрицательным наклоном. Длительность импульса равна периоду тактовой частоты. На триггере 61 формируетс импульс, передний фронт которого совпадает с передним фронтом импульса с выхода 59, а задний - с окончанием периода преобразовани .

Демодул тор представл ет собой последовательно соединенные фазовращатель и компаратор 6. Фазовращатель подстраиваетс таким образом, чтобы фаза выходного сигнала совпадала с фазой сигналов на входах 27 и 28 при значении угла поворота вращающегос трансформатора 45°.

Claims

Формула изобретени 1. Аналого-цифровой преобразователь, содержащий первый и второй ключи, выходы которых подключены соответственно к информационным входам первого и второго

интеграторов, выходы третьего и четвертого ключей соединены соответственно с информационными входами первого и второго интеграторов , выход первого интегратора

подключен к первому аходу четвертого ключа , выход второго интегратора подключен к первому входу детектора перехода через ноль и выходу инвертора, выход которого подключен к первому входу Tpejbero ключа,

0 вторые пходы третьего и четвертого ключей объединены и подключены к. первому выходу дешифратора. г горой выход которого подключен к управл ющим входам первого и второго интеграторов, третий выход де5 шифратора подключен к второму входу детектора перехода через ноль, выход которого подключен к первому входу элемента И, второй вход которого объединен с третьим входом детектора перехода через

0 ноль, сходом программного счетчика под- кточен к выходу тактового генератора, выходы программного счетчика подключены к соответствующим входам дешифратора, четвертый выход которою подключен к пер5 вому входу счетчика, выход которого вл етс выходной шиной, второй вход счетчика подключен к выходу элемента И, первые входы первою и второго ключей объединены и подключены к выходу элемента И-НЕ.

0 первой вход которого подключен к выходу демодул тора, вхоц которого вл етс первой линией источник оперного напр жени , вторые входы первого и второго ключей вл ютс соответственно входными шинз5 ми синусного и косинусного сигналов, отличающийс тем, что. с целью повышени точности преобразовани , в пего введены мультиплексор, пороювый элемент и амплитудный детектор, первый и второй

0 входы которого объединены соответственно с вторыми вводами первого и второго ключей , выход амплитудного детектора подключен к первому входу порогового элемента, оыхоД.которого подключен к первому входу

5 мультиплексора, выход которого подключен к второму входу элемента t/l-НЕ, вторлГ; вход мультиплексора подключен ч четвертому выходу дешифратора, п тый выход которого подключен к третьему входу

0 мулыиплексора, второй вход порогового элемента вл етс второй шиной источника опорного напр жени .
2. Преобразоватепь по п. 1, о т л и ч а ю- щ и и с тем, что программный счетчик

5 выполнен на четырех счетчиках, трех элементах И-НЕ vi трех .элементах НЕ, счетный вход первого счетчика вл етс входом программного счетчика, входы синхронизации псрвого, второго, третьего и четвертого счетчиков вл ютс шиной кулевого потенциала , вход установки первого счетчика объединен с входом установки второго счетчика и через первый элемент НЕ соединен с выходом первого элемента И-НЕ, первый вход которого объединен со счетным входом второго счетчика и соединен с выходом первого счетчика, второй вход соединен с первым выходом второго счетчика, третий вход - объединен со счетным входом третьего счетчика и соединен с вторым выходом второго счетчика, первый выход третьего счетчика соединен с первым входом второго элемента И-НЕ, второй вход которого объединен со счетным входом четвертого счетчика и соединен с вторым выходом третьего счетчика, выход второго элемента И-НЕ через второй элемент НЕ соединен с установочным входом третьего счетчика, установочный вход четвертого счетчика через третий элемент НЕ соединен с выходом третьего элемента И-НЕ, первый и второй входы которого соединены соответственно с первым и вторым выходами четвертого счетчика, второй выход второго счетчика, первый, третий, четвертый и второй выходы третьего счетчика, первый, третий и второй выходы четвертого счетчика вл ютс соответственно первым, вторым, третьим, четвертым , п тым, шестым, седьмым и восьмым выходами программного счетчика. 3, Преобразователь по п. 1, о т л и ч a tool и и с тем, что дешифратор выполнен на дев ти элементах И-НЕ, четырех элементах ИЛ И-НЕ и четвертых элементах НЕ, вход первого элемента НЕ объединен с первыми входами первого и второго элементов ИЛИ- НЕ и вл етс восьмым входом и третьим выходом дешифратора, второй вход первого элемента ИЛИ-НЕ объединен с вторым входом второго элемента ИЛИ-НЕ, первым входом первого элемента И-НЕ и вл етс седьмым входом дешифратора, третий вход первого элемента. ИЛИ-НЕ объединен с первыми входами второго и третьего элементов И-НЕ, вторым входом первого элемента И-НЕ и вл етс шестым входом блока, первый вход третьего элемента ИЛИ-НЕ объединен с первым входом четвертого элемента.ИЛИ-НЕ и вл етс п тым входом дешифратора, второй вход третьего элемента ИЛИ-НЕ объединен с вторыми входами второго элемента И-НЕ и

четвертого элемента ИЛИ-НЕ и вл етс четвертым входом дешифратора, третий вход третьего элемента ИЛ И-Н Е объединен с входом второго элемента НЕ и вл етс третьим входом дешифратора, первый и

второй входы четвертого элемента И-НЕ вл ютс соответственно первым и вторым входами дешифратора, выход первого элемента НЕ соединен с первым входом п того элемента И-НЕ, второй вход которого соединен с выходом первого элемента И-НЕ, а выход соединен с входом третьего элемента НЕ, выход которого соединен с первым входом шестого элемента И-НЕ и вл етс первым выходом дешифратора, второй вход

шестого элемента И-НЕ объединен с первым входом седьмого элемента И-НЕ и соединен с выходом восьмого элемента И-НЕ, который вл етс вторым выходом дешифратора , второй вход седьмого элемента ИНЕ объединен с первым входом восьмого элемента И-НЕ и соединен с выходом первого элемента ИЛИ-НЕ, второй вход восьмого элемента И-НЕ соединен с выходом третьего элемента ИЛИ-НЕ, выходы шестого и седьмого элементов И-НЕ соединены соответственно с входом четвертого элемента НЕ и первым входом дев того элемента И-НЕ, выходы четвертого элемента НЕ и дев того элемента И-НЕ вл ютс соответственно четвертым и п тым выходами дешифратора, второй и третий входы дев того элемента И-НЕ соединены соответственно с выходами второго и третьего элементов И-НЕ, третий вход второго элемента И-НЕ объединен с вторым входом третьего элемента И-НЕ и соединен с выходом второго элемента ИЛИ-НЕ, третий вход третьего элемента И-НЕ соединен с выходом четвертого элемента ИЛИ-НЕ, четвертый и п тый входы второго элемента И-НЕ соединены соответственно с выходами второго элемента НЕ и четвертого элемента И-НЕ.

f9

J/

tz tj tf

Фиг. 2

р«Ь 4вНШт

Фиг.З

з

®

SO

55

Г

ЯН

Фиг 4

Тактоба

час/по/ а

Щиг.5

Фиг.б