JPS60164965A - 情報再生装置 - Google Patents

情報再生装置

Info

Publication number
JPS60164965A
JPS60164965A JP2106584A JP2106584A JPS60164965A JP S60164965 A JPS60164965 A JP S60164965A JP 2106584 A JP2106584 A JP 2106584A JP 2106584 A JP2106584 A JP 2106584A JP S60164965 A JPS60164965 A JP S60164965A
Authority
JP
Japan
Prior art keywords
counting
duty ratio
digital signal
clock
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2106584A
Other languages
English (en)
Inventor
Shinichi Tanaka
伸一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2106584A priority Critical patent/JPS60164965A/ja
Publication of JPS60164965A publication Critical patent/JPS60164965A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の記録された情報記録担体か
ら情報を読み取る情報再生装置、特に再生したディジタ
ル信号のデユーティ−比かもとのディジタル信号のもの
と異なる場合にも正しい情報を読み取ることができるよ
うにするデユーティ−比制御手段を有する情報再生装置
に関するものである。
従来例の構成とその問題点 第1図は従来の情報再生装置におけるデユーティ−比制
御手段のブロック図を示すもので、1は比較器、2は低
域通過フィルタ、3は差動増幅器、4は基準電圧発生器
である。
以下、図面を参照しながらその動作を説明する。
一般に不規則な情報を適切にディジタル変調すると、論
理0と論理1の出現確率はそれぞれほぼ50%である。
またOあるいは1が続くような情報の場合にも論理Oと
論理1の出現確率がそれぞれ50%となるようにディジ
タル変調しておけば、はとんどの場合、変調後の信号に
は論理Oと論理1は等しい確率で出現する。そのような
ディジタル変調方式としては、例えばFMやpgやMF
Mなどが知られている。また、不規則とみなし得る情報
としては例えばディジタル化された音楽信号などがある
。また、規則性、不規則性を問わず、いかなる情報に対
しても論理0と論理1の出現確率が等しいようなディジ
タル変調方式もある。このように論理Qと論理1が等し
い確率で出現する場合には論理Oの積算時間と論理1の
積算時間はほぼ等しくなるはずである。したがって比較
器1で再生信号(HF)を適当な閾値で波形整形すれば
元のディジタル信号と同様の再生ディジタル信号が得ら
れ、この再生ディジタル信号の直流成分は論理0の電圧
と論理1の電圧のほぼ中間の電圧になる。ところが上記
閾値がずれると上記再生ディジタル信号の直流成分の電
圧もずれる。そこで上記中間の電圧を基準電圧発生器4
で発生し、低域通過フィルタ2により上記比較器1の出
力信号から抽出した低周波成分を基準電圧発生器4の発
生する電圧と比較することによって上記比較器1の閾値
の誤差を検出することができる。従って、この誤差を差
動増幅器3で増幅して比較器1の閾値に帰還することに
よって、上記比較器1が正しく波形整形するように制御
することができる。
ところが、このような構成では低域通過フィルタ2はコ
ンデンサなどの素子を含むために、集積回路を用いたと
きに外付回路部品を必要とするという欠点があり、まだ
温度ドリフトや経時変化も生じやすいという欠点もあっ
た。
発明の目的 本発明はデユーティ−比の制御をディジタル的に行うこ
とによって上記した欠点を解消し、デユーティ−比の変
化した再生信号からも正確に且つ安定に情報を読み取る
ことを可能にするものである。
発明の構成 本発明の情報再生装置は、ディジタル信号の記録された
情報記録担体から読み取った再生信号を波形整形して再
生ディジタル信号を得、その閾値が可変である波形整形
手段と、上記ディジタル信号の素子波形の長さよりも十
分短い周期でクロックパルスを発生するクロック発生器
と、上記クロックパルスをカウントするとともにその動
作が上記再生ディジタル信号によって制御される第1の
カウント手段と、この第1のカウント手段のカウント数
に応じて、順算カウントあるいは逆算カウントする第2
のカウント手段と、この第2のカウント手段のカウント
数をアナログ電圧に変換するディジタル/アナログ変換
手段(以下、これをD/A変換手段と称す)とを有し、
このD/A変換手段の出力信号を上記波形整形手段の閾
値に帰還し、さらに上記第2のカウント手段は最大値に
なると順算カウントを停止し、最小値になると逆算カラ
ン14−停止するように構成したものであり、これによ
り再生信号のデユーティ−比がずれだ場合にも正確に情
報を読み取ることができ、温度ドリフトや経時変化がほ
とんどなく、集積回路を用いたときの外付は回路部品も
極めて少なくてすむというものである◇ 実施例の説明 以下、本発明の実施例について、図面を参照しながら説
明する。
第2図は本発明の一実施例におけるデユーティ−比制御
手段のブロック図を示すものである。第2図において、
10は波形整形手段、11はクロック発生器、12は第
1のカウント手段、13は第2のカウント手段、14は
D/A変換手段である。
以上のように構成された本実施例のデユーティ−比制御
手段について以下その動作を説明する。
再生信号(HF )を適当な閾値によって波形整形手段
1oで波形整形すると、記録されている元のディジタル
信号と同様の再生ディジタル信号が得の平均値は異なっ
たものとなる。そこでクロック発生器11によって、記
録されているディジタル信号の素子波形の周期よりも十
分短い周期のクロックを発生してこれを第1のカウント
手段12でカウントすれば、論理0のときのカウント数
と論理1のときのカウント数を比較することによって」
二記デユーティー比のずれを検出することができる。
このようにしてデユーティ−比のずれを検出して」二記
第1のカウント手段12が出力パルスを発生すると、第
2のカウント手段13は順算カウントするいは逆算カウ
ントしてカウント値が変化スる。このカウント値をD/
A変換手段14によってD/A変換して上記波形整形手
段10の閾値に1!?)還するように閉ループを構成す
れば、上記デユーティ−比が正しくなるように制御する
ことができる。ところが再生信号のデユーティ−比が大
1」にずれると第2のカウント手段13は順算カウント
あるいは逆算カウントを続け、カウント値が循環するた
めに制御が不安定になることがある。本発明では、その
ようなことがおこらないように、椰2のカウント手段1
3は、最大値になると順算カウントを停止し、最小値に
なると逆算カウントを停止するように構成している。こ
のようにすることによって、再生信号のデユーティ−比
が大1〕にずれた場合にも安定な制御が行なわれる。
次に具体的回路例を参照しながら本発明をさらに詳しく
説明する。
第3図は本発明の一実施例における第1のカウント手段
12および第2のカウント手段13の回路図を示すもの
で、20は第1の可逆カウンタ、21は第2の可逆カウ
ンタ、22はORゲート、23はNANDゲート、24
はANDゲート、26および26はインバータである。
以下、その動作を説明する。尚、以下の説明において論
理0は低い電位でこれをレベルLと呼び、論理1は高い
電位でこれをレベルHと呼ぶととにする。第1の可逆カ
ウンタ2oおよび第2の可逆カウンタ21は、順算カウ
ントと逆算カウントの切り替えが再生ディジタル信号(
X)によって制御されており、再生ディジタル信号がレ
ベ/l/ H(7)ときクロック(φ)を順算カウント
し、レベルLのときには同様に逆算カウントする。今、
再生ディジタル信号のデユーティ−比が正規の値より大
さくレベルLの時間に比べてレベルHの時間が長いとす
れば、第1の可逆カウンタ20は平均的にはカウント数
が増加して桁上げ信号を出力端子Cに発生する。この桁
上げ信号Cは第2の可逆カウンタ21にリップルクロッ
クとして入力端子RCに入力する。今の例の場合にはこ
の桁上げ信号CVi(レベルHの時間がレベルLの時間
より長いので)通常順算カウントの状態で発生し、第2
の可逆カウンタ21もこのリップルクロックをカウント
してカウント数が増加する。この第2の可逆カウンタ2
1からの出力信号Qi 、 QjおよびQk をD/A
変換してこれを閾値に帰還することによって上記したデ
ユーティ−比のずれを改善することができる。さらにN
ANDゲート23は第2の可逆カウンタ21が最大値に
なったときにその順算カウントを停止し、ORゲート2
2は第2の可逆カウンタ21が最小値になったときにそ
の逆算力\ラン)−を停止するもので、このようにする
ことによって第2の可逆カウンタ21のカウント値が循
環して、制御が不安定になるのを防ぐことができる。ま
た、第1の可逆カウンタ2oがらの桁上げ信号Cが出力
されると、この桁上げ信号Cはインバータ25および2
6によって遅延されて入力端子りに加わり、これによっ
て第1の可逆カウンタ2oノQa+Qb 、QC+Qd
+Qe 、Qf+Qgおよびqh はそれぞれ0,0,
0,0,0,0.0および1にプリセットされる。これ
は再生ディジタル信号の状態反転ごとにこれに同期して
第1の可逆カウンタ2oが桁上げ信号(キャリーおよび
ボロー)を繰り返し発生するのを防ぐだめのもので、こ
れによって第2のカウント手段13のカウント値が頻繁
に変化し、そのたびにD/A変換手段14が多くのグリ
ッチを発生するのを防ぐことができる。
尚、本発明における波形整形手段および第1のカウント
手段は何等上記実施例に限定されるものではなく、同様
の機能を有するものであればどのような構成であっても
差し支えない。例えば、波形整形手段はコンパレータを
用いることができるし〜、第1のカウント手段は、再生
ディジタル信号がレベルHのときにクロックφ、をカウ
ントするカウンタとレベルLのときにクロックφ、をカ
ウントするカウンタの2つのカウンタを用い、これらを
Oにリセットしてから一定時間内のカウント数を比較す
るようにしてもよい。
発明の効果 以−」二の説明から明らかなように、本発明はディジタ
ル信号の記録された情報記録担体から読み取った再生信
号を波形整形して再生ディジクル信号を得、その閾値が
可能である波形整形手段と、上記ディジタル信号の素子
波形の長さよりも十分短い周期でクロックパルスを発生
ずるクロック発生器ト、上記クロックパルスをカウント
するとともにその動作が上記再生ディジタル信号によっ
て制御される第1のカウント手段と、この第1のカウン
ト手段のカウント数に応じて、順算カウントあるいは逆
算カウントする第2のカウント手段と、この第2のカウ
ント手段のカウント数をアナログ電圧に変換するD /
 A変換手段を有し、このD/A変換手段の出力信号を
上記波形整形手段の閾値に帰還し、さらに上記第2のカ
ウント手段は最大値になると順算カウントを停止し、最
小値になると逆算カウントを停止するように構成してい
るので、すべてディジタル的に処理することができ、こ
のだめに集積回路を用いたときの外付回路部品が少なく
てすむとともに温度ドリフトや経時変化を少なくするこ
とができ、さらにデユーティ−比が大巾にずれた場合に
も第2のカウンタのカウント値が循環して動作が不安定
になることを防止することができるという優れた効果が
得られる。
【図面の簡単な説明】
第1図は従来の情報再生装置におけるデユーティ−比制
御手段のブロック図、第2図は本発明の一実施例におけ
るデユーティ−比制御手段のブロック図、第3図は本発
明の実施例における第1のカウント手段および第2のカ
ウント手段の具体的な回路図である。 1o・・・・・・波形整形手段、11・・・・・・り0
7り発生器、12・・・・・・第1のカウント手段、1
3・・・ 第2のカウント手段、14・・・・・・D/
A変換手段、20゜21・・・・・可逆カウンタ、22
・・・・・ORゲート、23・・・・・HANDゲート
、24・・・・・・ANDゲート、25.26 ・・・
インバータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2因

Claims (1)

    【特許請求の範囲】
  1. ディジタル信号の記録された情報記録担体から読み取っ
    た再生信号を波形整形して再生ディジタル信号を得、そ
    の閾値が可変である波形整形手段と、」二記ディジタル
    信号の素子波形の長さよりも十分短い周期でクロックパ
    ルスを発生するりaツク発生器と、」−記クロックパル
    スをカウントするとともにその動作が上記再生ディジタ
    ル信号によって制御される第1のカウント手段と、この
    第1のカウント手段のカウント数に応じて、順算カウン
    トあるいは逆算カウントする第2のカウント手段と、こ
    の第2のカウント手段のカウント数をアナログ電圧に変
    換するディジタル/アナログ変換手段を有し、このディ
    ジタル/アナログ変換手段の出力信号を上記波形整形手
    段の閾値に帰還し、かつ上記第2のカウント手段は最大
    値になると順算カウントを停止し、最小値になると逆算
    カラントラ停止するように構成して成ることを特徴とす
    る情報再生装置。
JP2106584A 1984-02-07 1984-02-07 情報再生装置 Pending JPS60164965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2106584A JPS60164965A (ja) 1984-02-07 1984-02-07 情報再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2106584A JPS60164965A (ja) 1984-02-07 1984-02-07 情報再生装置

Publications (1)

Publication Number Publication Date
JPS60164965A true JPS60164965A (ja) 1985-08-28

Family

ID=12044482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106584A Pending JPS60164965A (ja) 1984-02-07 1984-02-07 情報再生装置

Country Status (1)

Country Link
JP (1) JPS60164965A (ja)

Similar Documents

Publication Publication Date Title
JPS60200635A (ja) デジタル信号復調装置のビツトクロツク信号発生装置
US5140256A (en) PWM signal demodulation method and apparatus
JPS60164965A (ja) 情報再生装置
JPH0376494B2 (ja)
US4389637A (en) Digital to analog converter
JPS62276925A (ja) デジタル計数回路
JP3665512B2 (ja) 二値信号の比較装置及びこれを用いたpll回路
JPH0758892B2 (ja) ディジタルパルス幅変調回路
JPS60151876A (ja) 情報再生装置
JPS60164966A (ja) 情報再生装置
JPS63113366A (ja) デユ−テイ判別装置
JPH0410776B2 (ja)
JPH0138244B2 (ja)
JPS60164967A (ja) 情報再生装置
JP2789933B2 (ja) デジタル積分回路
JPH0724833Y2 (ja) クロック信号再生回路
JPS60170074A (ja) 情報再生装置
JPS62280656A (ja) パルス発生器
JPS62279562A (ja) デ−タ抜取り方法及びデ−タ抜取り装置
JP2726845B2 (ja) パルス幅変調信号復調回路
JPH0222567A (ja) デューティ検出回路
JPS6233394Y2 (ja)
JPS6029015A (ja) デジタル積分回路
JPS6361963A (ja) 遅延時間測定回路
JP2836316B2 (ja) トーン信号検出回路