JPS60151876A - 情報再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の記録された情報記録担体か
ら情報を読み取る情報再生装置、特に再生したディジタ
ル信号のデユーティ−比かもとのディジタル信号のもの
と異なる場合にも正しい情報を読み取ることができるよ
うにするデユーティ−比制御手段を有する情報再生装置
に関するものである。

従来例の構成とその問題点 第１図は従来の情報再生装置におけるデ。−ティー比制
御手段のブロック図を示すもので、１は比較器、２は低
域通過フィルタ、３は差動増幅器、４は基準電位発生器
である。以下、図面を参照しながらその動作を説明する
。比較器］は差動増幅器３の出力を閾値として再生信号
（ＨＦ）を波形整形する。一般に、ランダムに変化する
信号をディジタル変調したとき、論理０と論理ｌの出現
確率はほぼ等しくなるので、上記比較器ｌが正しく波形
整形しているとすれば、この比較器１の出力信号の直流
成分は、論理０の電位と論理１の電位のほぼ中間の電位
になる。この中間の電位を基準電位発生器４で発生し、
低域通過フィルタ２により上記比較器ｌの出力信号から
抽出した低周波成分を基準電位発生器４の発生する電位
と比較することによって上記比較器１の閾値の誤差を検
出することができる。従ってこの誤差を差動増幅器３で
増幅して比較器１の閾値に帰還することによって、上記
比較器１が正しく波形整形するように制御することがで
きる。ところがこのような構成では低域通過フィルタ２
はコンデンサなどの素子を含むために、集積回路を用い
たときに外付回路部品を必要とするという欠点があり、
また温度ドリフトや経時変化　。

も生じやすいという欠点もあった＠ 発明の目的 本発明はデユーティ−比の制御をディジタル的に行うこ
とによって上記した欠点を解消し、デユーティ−比の変
化した再生信号からも正確に且つ安定に情報を読み取る
ことを可能にするものである。

発明の構成 本発明の情報再生装置は、ディジタル信号の記録された
情報記録担体から読み取った再生信号を所定の閾値で波
形整形して整形再生信号を得る波形整形手段と、上記デ
ィジタル信号の素子波形の長さよりも十分短い周期でク
ロックを発生するクロック発生器と、上記整形再生信号
の立ち上がりエツジと立ち下がりエツジの少なくとも一
方を上記クロックに同期して遅延させて再生ディジタル
信号を得、上記立ち上がりエツジの遅延時間と立ち下が
りエツジの遅延時間との差が可変であるエツジ遅延手段
と、上記クロックをカウントするとともにその動作が上
記再生ディジタル信号によって制御されるカウント手段
と、このカウント手段のカウント数に応じて、上記再生
ディジタル信号が論理０のときのカウント数と論理１の
ときのカウント数の時間平均値がほぼ等しくなるように
上　。

記エツジ遅延手段の立ち上がりエツジの遅延時間と立ち
下がりエツジの遅延時間との差を制御する遅延量制御手
段とを具備するように構成したものであり、これにより
再生信号のデユーティ−比がずれた場合にも正確に情報
を読み取ることができ、温度ドリフトや経時変化がほと
んどなく、集積回路を用いたときの外付は回路部品も極
めて少なくてすむというものである。

実施例の説明 以下本発明の実施例について、図面を参照しながら説明
する。

第２図は本発明の一実施例におけるデユーティ−比制御
手段のブロック図を示すものである。第２図において１
１は波形整形手段、１２はエツジ遅延手段、１３はクロ
ック発生器、１４はカウント手段、１５は遅延時間制御
手段である。

以上のように構成された本実施例のデユーティ−比制御
手段についてその動作を説明する。第３図は動作を説明
するための信号波形図で、同図（ａ）は記録されている
元のディジタル信号、同図（ｂ）、　（ｃ）および（ｄ
）はそれぞれ第２図のＢ、ＣおよびＤ点における信号波
形を元のディジタル信号に対応して示したものである。

同図（ｂ）は情報記録担体から記録され１、。

ているディジタル信号を読み取って得られる再生信号で
Ｓは波形整形手段ｌｌによる波形整形のスライスレベル
を示すものである。再生信号のデユーティ−比が正しい
時には、これを波形整形して得られる整形再生信号は元
のディジタル信号と同じ波形になるが、デユーティ−比
がずれると同図（ｃ）に示すようにパルス幅が変化する
。ところが同図に示すように例えば正のパルス幅が広く
なったとすれば、同図（ｄ）に示すように立ち上がりエ
ツジを遅延させることによって元のディジタル信号と同
じ波形のディジタル信号を得ることができる。

このことはすなわち、立ち上がりエツジか立ち下がりエ
ツジの少なくとも一方を遅延させ、それらの遅延時間の
差をデユーティ−比のずれに応じて適当に制御すること
によって、デユーティ−比のずれた再生信号からでも正
しいディジタル信号を再生することができることを意味
するものである。次に本発明におけるデユーティ−比の
ずれの検出方法について次に説明する。一般に不規則な
情報を適切にディジタル変調すると、論理０と論理１の
出現確率はそれぞれほぼ５０％である。

また０あるいはｌが続くような情報の場合にも論理０と
論理１の出現確率がそれぞれ５０％となるようにディジ
タル変調しておけばは七んどの場合、変調後の信号には
論理０と論理　。

■は等しい確率で出現する。そのようなディジタル変調
方式としては、例えばＦＭやＰＥやＭＦＭなどが知られ
ている。

また、不規則とみなし得る情報としては例えばディジタ
ル化された音楽信号などがある。また、規則性、不規則
性を問わ　ゝずいかなる情報に対しても論理０と論理１
の出現確率が等しいようなディジタル変調方式も有る。

このように論理０と論理１が等しい確率で出現する場合
には論理０の積算時間と論理ｌの積算時間はほぼ等しく
なるはずである。そこでクロック発生器１３によって上
記ディジタル変調後の素子波形の周期よりも十分短い周
期のクロックを発生してこれをカウント手段１４でカウ
ントし、論理０のときのカウント数と論理１のときのカ
ウント数を比較することによって上記デユーティ−比の
ずれを検出することができる。このようにして検出され
たデユーティ−比のずれに応じて遅延時間制御手段１５
はエツジ遅延手段１２による立ち上がりエツジと立ち下
がりエツジの遅延時間の差を制御し、これによって再生
されたディジタル信号のデユーティ−比が正しくなるよ
うに制御される。

以上が本発明によるデユーティ−比制御手段の動作を説
明するものである。

次に具体的回路例を参照しながら本発明をさらに詳しく
説　。

明する。

第４図は本発明の一実施例における波形整形手段とエツ
ジ遅延手段の回路図を示すもので、２０はシフトレジス
タ、２１はデーターセレクタ、２２．２３および２９は
インバータ、２４．２５．２６および２７はＮＡＮＤゲ
ート、２８はＤフリップフロップである。第５図は第４
図の回路の各部の信号波形図で同図（ａ）〜（ｉ）はそ
れぞれ第４図の（Ａ）〜（Ｉ）の各点における信号波形
を示すものである。以下第５図の信号波形図を参照しな
がら第４図の回路の動作について説明する。以下の説明
において、例えば端子Ａに入力あるいは端子Ａから出力
する信号は、入力信号Ａあるいは出力信号Ａのように表
すことにする。再生信号（ＨＦ）はコンデンサＣによっ
て直流分が除去されたのち、抵抗Ｒによってバイアスが
加えられてインバータ２２により波形整形され第５図（
ｂ）に示すような整形再生信号が得られる。整形再生信
号はシフトレジスタ２０に入力し、第５図（ａ）に示す
クロック（ＣＫ）によってＱ。からＣ７へ順次シフトさ
れていく。ここで高い電位の状態をＨ２低い電位の状態
をＬと表せば、出力信号Ｑ３がＬで出力信号Ｑ４がＨの
とき、インバータ２３とＮＡＮＤゲート２４によりＮＡ
ＮＤゲート２５の出力はＨ，ＮＡＮＤゲート２６の出　
・力はＬとなる。このＮＡＮＤゲート２５とＮＡＮＤゲ
ート２６はＲＳフリップフロップを構成しており、上記
の状態をセット状態、その逆をリセット状態と呼ぶこと
にする。すなわちシフトレジスタ２０のＣ３に整形再生
信号の立ち下がりエツジがくると上記ＲＳフリップフロ
ップはセットされる。またデータセレクタ２１はコント
ロール入力端子Ａ、ＢおよびＣに入力する入力信号Ａ、
ＢおよびＣによって入力端子Ｃ８〜Ｃ７に入力する入力
信号Ｃ３−Ｃ７のいずれかが選択されて端子Ｙに出力さ
れる。第５図においてはデータセレクタ２１が入力信号
Ｃ２を選択して第５図（ｅ）に示す信号を出力端子Ｙに
出力する場合を例として示した。この出力信号ＹはＤフ
リップフロップ２８に入力されてクロック（ＣＫ）に同
期してラッチされる。出力信号Ｙが一定のときにはＤフ
リップフロップ２８の出力信号Ｑｄは出力信号Ｙと異な
っているのでＮＡＮＤゲート２７の出力は常にＨである
が、出力信号ＹがＬからＨになるとその瞬間ＮＡＮＤゲ
ート２７の出力はＬとなり上記ＲＳフリップフロップは
リセットされる。すなわち整形再生信号の立ち上がりエ
ツジが出力信号Ｙに現われると上記ＲＳフリップフロッ
プはリセットされる。このＲＳフリップフロッゾを構成
するＮＡＮＤゲート２６からの出力信号は再生く。

ディジタル信号Ｘとなる。尚、上記の回路構成ではクロ
ック（ＣＫ）の周期がゲート遅延時間程度に短くなると
、ＲＳフリップフロップをセットあるいはリセットし得
るだけのトリガパルスガ生成されなくなって回路が正常
に動作しなくなることがある。この場合には、例えばＮ
ＡＮＤゲート２４の入力を出力信号Ｑ３の反転信号と出
力信号Ｑ５あるいは出力信号Ｑ６とにし、Ｄフリップフ
ロップ２８を直列に接続された複数段のＤフリッププロ
ップで置き換えることによって上記の問題は解消される
。さらにまた、上記実施例と同様にシフトレジスタとデ
ータセレクタと論理回路との組み合わせを基本としたも
ので、この論理回路の構成を変更することによっても上
記した問題を解消することもできる。

第６図は上記論理回路の構成を変更した本発明の他の実
施例におけるエツジ遅延手段の回路図を示すもので、３
０，３２．３３，３４．３５および３６はＮＡＮＤゲー
ト、３１はＯＲゲート、３７はラッチである。第７図は
第６図の各部の信号波形図で、同図（ａ）〜（ｆ）は第
６図の（Ａ）〜（Ｆ）の各点にそれぞれ対応する、ある
場合の信号波形を示し、同図（ｄ、）〜（ｒ、）は第６
図のＤ−Ｆの各点にそれぞれ対応する他の場合の信号波
形を示すものである。以下第７図を参照にしながら第６
図の回路の動作を説明する。ＮＡＮＤゲート３２とＮＡ
ＮＤゲート３３はＲＳフリップフロップを構成しており
、ＮＡＮＤゲート３２の出力がＩ４でＮＡＮＤゲート３
３の出力がＬのときをセット状態、その逆をリセット状
態とする。このＲＳフリップフロップは図から明らかな
ようにシフトレジスタ２０の出力信号Ｑ３とデータセレ
クタ２１の出力信号Ｙが共にＨのときにセットされる。

ＲＳフリップフロップがセットされているときはＮＡＮ
Ｄゲート３５の出力は常にＨとなるのでＮＡＮＤゲート
３４および３６は出力信号Ｑ３のみに応じて変化するた
め、出力信号Ｑ３の立ち下がりエツジによって再生ディ
ジタル信号Ｘの立ち下がりエツジが生成される。

また、上記ＲＳフリップフロップは出力信号Ｑ３と出力
信号Ｙが共にＬのときリセットされる。Ｒ，Ｓフリップ
フロップがリセットされているときには、ＮＡＮＤゲー
ト３２の出力は常にＨであるのでＮＡＮＤゲート３５お
よび３６は出力信号Ｙのみに応じて変化するため、出力
信号Ｙの立ち上りエツジによって再生ディジタル信号Ｘ
の立ち上がりエツジが生成される。従って、データセレ
クタ２１が例えば入力信号Ｃ２を選択して出力端子Ｙに
出力するとすれば出力信号Ｙは第７図（ｄ）のように第
７図（ｃ）に示す出力信号Ｑ３よりも遅延時間がべ一７
１クロック少なくなり、第７図（ｆ）に示すように再生
ディジタル信号ＸのＨの時間が１クロック長くなる。ま
た、データセレクタ２１が例えば入力信号Ｃ４を選択し
て出力端子Ｙに出力するとすれば出力信号Ｙは第７図（
ｄ、〉のように第７図（ｃ）に示す出力信号Ｑ３よりも
遅延時間が１クロック多くなり、第７図（ｆ、）に示す
ように再生ディジタル信号Ｘの正方向のパルス幅が１ク
ロック短くなる。ラッチ３７はデータセレクタ２１への
コントロール信号が、ＮＡＮＤゲート３３の出力がＬの
ときだけ変わるようにするもので、これによってデータ
セレクタ２１の選択する入力信号が切り替わるときに出
力信号Ｙが不安定になってもＮＡＮＤゲート３５の出力
は変化せず、再生ディジタル信号にハザードなどの異状
が現われるのを防止することができる。以上説明したよ
うに簡単なディジタル回路によって再生信号を波形整形
して整形再生信号を得るとともに、この整形再生信号の
立ち上がりエツジの遅延時間と立ち下がりエツジの遅延
時間の差をクロックの整数倍で自由に変えることがでる
。

次に本発明のカウント手段についてさらに詳しく説明す
る。

第８図は本発明の一実施例におけるカウント手段および
遅延量制御手段の回路図を示すもので、４０は第１の可
逆カウンタ、４１は第２の可逆カウンタ、４２はＯＲゲ
ート、４３はＮＡＮＤゲート、４４はＡＮＤゲート、４
５おＪ、び４６はインバータである。以下、その動作を
説明する。第１の可逆カウンタ４０および第２の可逆カ
ウンタ４１は、順算ノノウント逆算カウントの切り替え
が再生ディジタル信号（Ｘ）によって制御されており、
再生ディジタル信号が１−１のときクロック（ＣＫ）を
反転した反転クロック（でπ）を順算ノノウンｌ−Ｌ、
Ｌのときには同様に逆算カウントする。今、再生ディジ
タル信号のデユーティ比が大きくしの時間に比べて［Ｉ
の時間が長いとすれば、第１の可逆カウンタ４０は平均
的にはカウント数が増加して桁上げ信号を出力端子Ｃに
発生する。この桁上げ信号Ｃは第２の可逆カウンタ４１
にリップルクロックとして入力端子ＲＣに入力する。今
の例の場合にはこの桁上げ信号Ｃは通常順算カウントの
状態で発生ずるので第２の可逆カウンタ４１もこのリッ
プルクロックをカウントしてカラン１へ数が増加する。

この第２の可逆カウンタ４１がらの出力信号Ｑｉ、Ｑ、
＋およびＱｋをエツジ遅延手段を制御する信号とするこ
とによって上記したデユーティ−比のずれを改善するこ
とができる。例えば、上記出力Ｑｉ、ＱｊおよびＱｋが
第４図あるいは第６図のデータセレクタ２１のコントロ
ール入力信号Ａ・、／ＢおよびＣとなるようにすれば出
力信号Ｙに現れる信号の入力端子はひとつ繰り」二がる
ために１クロック分遅延が増加して再生ディジタル信号
（Ｘ）の１４の長さが１クロック分短くなるのでデユー
ティ−比は改善される。尚、本実施例においては第１の
可逆カウンタ４０からの桁上げ信号Ｃがインバータ４５
および４６によって遅延されて入力端子りに加わり、こ
れによって第１の可逆カウンタ４０のＱａ＋　Ｑｂ＋　
Ｑｃ＋　Ｑｄ。

Ｑｅ、Ｑｆ、ＱｇおよびＱｈはそれぞれｏ、ｏ、ｏ、ｏ
、ｏ、ｏ。

０および１にプリセットされる。これによって再生ディ
ジタル信号の高周波成分のために出力信号Ｑｉ、Ｑｊお
よびＱｋにチャタリングが生じることを防止することが
できる。また、ＯＲゲー）４２．ＮＡＮＤゲート４３お
よびＡＮＤゲート４４は第２の可逆カウンタ４１のリミ
ッタとして働き、第２の可逆カウンタ４１の桁上げおよ
び０からの逆算カウントを防止するためのもので、これ
によって再生ディジタル信号のデユーティ−比が大巾に
ずれたときにも第２の可逆カウンタ４１のノノウント値
が循環して制御が不安定になることを防止することがで
きる。

第９図は本発明の他の実施例におけるカウント手段の回
路図を示すもので、５０はＤフリップフロップ、５１は
ＸＯＲゲート、５２および５３はＮＡＮＤゲート、５４
はＡＮＤゲート、５５はインバータである。本実施例に
おいては、再生ディジタル信号（Ｘ）が反転するとＸＯ
Ｒゲート５１の２つの入力信号が等しくなり、その出力
は■、となる。これに、よってＡＮＤゲート５２および
５３がら成るＲＳフリップフロップはＡＮＤゲート５２
の出力力用となる。以下、この状態を−に記ＲＳフリッ
ププロップのセット状態、その逆を１１セット状態と呼
ぶことにする。このｊ：うに−１−記ＲＳフリップフロ
ップがセットされると、ＡＮＤゲート５４の一方の入力
はＩ■となるので他方の入力である可逆ノノウンタがら
の桁」二げ信号に応じて」１記ＡＮＤゲート５４の出力
は変化する。従って、第２の可逆ノノウンタはこれをリ
ップルクロックとしてカウントする。さらにこの桁」二
げ信号Ｃが正方向のパルスであるとずれば、これによっ
て上記ＲＳフリップフロップはリセットされ、再び再生
ディジタル信号（Ｘ）の状態反転によ頃］二記Ｒ，Ｓフ
リップフロップがリセッＩ・されるまで桁上げ信号が第
２の可逆カウンタにリップルクロックとして伝達されな
くなる。こうすることによって、再生信号にドロップア
ウトが生じて長い開状態反転が無い場合にも遅延時間制
御手段が大きく振られて制御が不安定になるのを防ぐこ
とができる。

尚、本発明における波形整形手段、エツジ遅延手段、カ
ウント手段および遅延量制御手段は何等上記実施例に限
定されるものではなく、同様の機能を有するものであれ
ばどのような構成であっても差し支えない。例えば、波
形整形手段はコンパレータを用いることができるし、エ
ツジ遅延手段は単安定マルチバイブレータを用いること
もできる。またカウント手段は、再生ディジタル信号が
ＨのときにクロックをカウントするカウンタとＬのとき
にクロックをカウントするカウンタの二つのカウンタを
用い、これらを０にリセットしてから一定時間内のカウ
ント数を比較するようにしてもよく、また遅延量制御手
段は順列回路や組み合わせ回路によっても構成すること
ができる。

発明の効果 以上の説明から明らかなように、本発明は再生信号を波
形整形して得た整形再生信号の立ち上がりエツジおよび
立ち下がりエツジの少なくとも一方をエツジ遅延手段に
よって遅延して再生ディジタル信号を得、この再生ディ
ジタル信号によって制御されたカウント手段で十分高い
周波数のクロックをカウントすることによって上記再生
ディジタル信号のデユーティ−比のずれを検出し、この
検出結果に応じて上記整形再生信号の立ち上がりエツジ
の遅延時間と立ち下がりエツジの遅延時間の差を遅延量
制御手段で制御することによって上記デユーティ−比の
ずれを補正するように構成しているので、すべてディジ
タル的に処理することがてき、このために集積回路を用
いたときの外付回路部品が少なくてすむとともに温度ド
リフトや経時変化を少なくすることもできるという効果
が得られる。

さらに上記エツジ遅延手段は、直列入力端子から整形再
生信号を入力し、並列出力端子からそれぞれ遅延時間の
異なる複数の遅延された整形再生信号を出力するシフト
レジスタと、上記並列出力端子からの出力信号を入力し
、その１つを選択して出力するデーターセレクタと、」
二足並列出力端子の所定の出力端子からの信号に応じて
立ち上がりエツジあるいは立ち下がりエツジのいずれか
一方のエツジを形成し、上記データーセレクタからの出
力信号に応じて他方のエツジを形成する論理回路とを有
し、遅延量制御手段はカウント手段の出力に応じて選択
された上記並列出力端子からの出力信号の１つが上記デ
ーターセレクタから出力されるように構成することによ
って上記再生ディジタル信号の立ち上がりエツジの遅延
時間と立ち一ヒがリエッジの遅延時間の差を、簡単な回
路構成　、・によって容易に制御できるという効果かえ
られる。

さらに上記カウント手段は再生ディジタル信号が論理０
あるいは論理１のいずれか一方のときに順算カウントし
、他方のときに逆算カウントする第１の可逆カウンタか
ら成り、遅延量制御手段は上記第１の可逆カウンタから
の桁上げ信号をカウントする第２の可逆カウンタを含み
、この第２の可逆カウンタは第１の可逆カウンタと同様
に順算カウントと逆算カウントの切り替えを行うととも
に上記第２の可逆カウンタの出力に応じてエツジ遅延手
段による立ち上がりエツジの遅延時間と立ち下がりエツ
ジの遅延時間との差を制御するように構成することによ
って簡単な回路でカウント手段および遅延量制御手段を
構成できるという効果が得られる。

さらに上記第１の可逆カウンタは桁上げ信号を発生する
と、その後に再生ディジタル信号に立ち上がりエツジあ
るいは立ち下がりエツジを少なくとも１回検出するまで
は上記桁上げ信号を第２の可逆カウンタに伝達しないよ
うに構成することによって、再生信号にドロップアウト
が含まれる場合でも制御が不安定になることを防止する
ことができるという効果が得られる。

さらに上記第２の可逆カウンタは最大値になると順算カ
ウントを停止し、最小値になると可逆カウントを停止す
るように構成することによって、−り記再生ディジタル
信号のデユーティ−比が大巾にずれたとき第２の可逆カ
ウンタのカウント値が循環して制御が不安定になること
を防止できるという効果が得られる。

【図面の簡単な説明】

第１図は従来の情報再生装置におけるデユーティ−比制
御手段のブロック図、第２図は本発明の一実施例におけ
るデユーティ−比制御手段のブロック図、第３図は第２
図の実施例における各部の信号波形図、第４図は第２図
の実施例におりる波形整形手段およびエツジ遅延手段の
具体的な回路図、第５図は第４図における各部の信号波
形図、第６図は本発明の他の実施例におけるエツジ遅延
手段の具体的な回路図、第７図は第６図における各部の
信号波形図、第８図および第９図は本発明で使用し得る
カウント手段の例を示す具体的回路図である。 １１・・・・・・波形整形手段、１２・・・・・・エツ
ジ遅延手段、１３・・・・・・クロック発生器、１４・
・・・・・カウント手段、１５・・・・・・遅延時間制
御手段、２０・・・・・・シフトレジスタ、２１・・・
・・・データーセレクタ、２２．２３．２９．４５．４
６．５５・・・・・・インバー−・夕、２４．２５，２
６，２７，３０．３２．３３．３４，３５．３６．５２
．５３・・・・・・ＮＡＮＤゲート、２８．５０・・・
・・・Ｄフリップフロップ、３１．４２・・・・・・Ｏ
Ｒゲート、４４，５４・・・・・・ＡＮＤゲート、５１
・・・・・・ＸＯＲゲート、３７・・・・・・ラッチ、
４０・・・・・・第１の可逆カウンタ、４１・・・・・
・第２の可逆カウンタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名　２
１− 第１図 細　脈 琶　宙　二Ｓ　ミカーでさ ×　１こ 刷 ４３０−

Claims (5)

【特許請求の範囲】
1. （１）　ディジタル信号の記録された情報記録担体から
   読み取った再生信号を所定の閾値で波形整形して整形再
   生信号を得る波形整形手段と、上記ディジタル信号の素
   子波形の長さよりも十分短い周期でクロックを発生する
   クロック発生器と、上記整形再生信号の立ち上がりエツ
   ジと立ち下がりエツジの少なくとも一方を上記クロック
   に同期して遅延させて再生ディジタル信号を得、上記立
   ち上がりエツジの遅延時間と立ち下がりエツジの遅延時
   間との差が可変であるエツジ遅延手段と、上記クロック
   をカウントするとともにその動作が上記再生ディジタル
   信号によって制御されるカウント手段と、このカウント
   手段のカウント数に応じて、上記再生ディジタル信号が
   論理０のときのカウント数と論理ｌのときのカウント数
   の時間平均値がほぼ等しくなるように上記エツジ遅延手
   段の立ち上がりエツジの遅延時間と立ち下がりエツジの
   遅延時間との差を制御する遅延量制御手段とを具備して
   成ることを特徴とする情報再生装置。
2. （２）　エツジ遅延手段は、直列入力端子から整形再生
   信号を入　・力し、並列出力端子からそれぞれ遅延時間
   の異なる複数の遅延された整形再生信号を出力するシフ
   トレジスタと、上記並列出力端子からの出力信号を入力
   し、その１つを選択して出力するデーターセレクタと、
   上記並列出力端子の所定の出力端子からの信号に応じて
   立ち上がりエツジあるいは立ち下がりエツジのいずれか
   一方のエツジを形成し、上記データーセレクタからの出
   力信号に応じて他方のエツジを形成する論理回路とを有
   し、遅延量制御手段はカウント手段の出力に応じて選択
   された上記並列出力端子からの出力信号の１つが上記デ
   ーターセレクタから出力されるように構成して成ること
   を特徴とする特許請求の範囲第（１）項記載の情報再生
   装置。
3. （３）　カウント手段は再生ディジタル信号が論理０あ
   るいは論理１のいずれか一方のときに順算カウントし、
   他方のときに逆算カウントする第１の可逆カウンタから
   成り、遅延量制御手段は上記第１の可逆カウンタからの
   桁上げ信号をカウントする第２の可逆カウンタを含み、
   この第２の可逆カウンタは第１の可逆カウンタと同様に
   順算カウントと逆算カウントの切り替えを行うとともに
   上記第２の可逆カウン夕の出力に応じてエツジ遅延手段
   による立ち上がりエツジ、の遅延時間と立ち下がりエツ
   ジの遅延時間との差を制御するように構成して成ること
   を特徴とする特許請求の範囲第（１）項記載の情報再生
   装置。
4. （４）第１の可逆カウンタは桁上げ信号を発生すると、
   その後に再生ディジタル信号に立ち上がりエツジあるい
   は立ち下がりエツジを少なくとも１回検出するまでは上
   記桁上げ信号を第２の可逆カウンタに伝達しないように
   構成して成ることを特徴とする特許請求の範囲第（３）
   項記載の情報再生装置。
5. （５）第２の可逆カウンタは最大値になると順算カウン
   トを停止し、最小値になると逆算カウントを停止するよ
   うに構成して成ることを特徴とする特許請求の範囲第（
   ３）項または第（４〉項記載の情報再生装置。