JP2836316B2 - トーン信号検出回路 - Google Patents
トーン信号検出回路Info
- Publication number
- JP2836316B2 JP2836316B2 JP25027291A JP25027291A JP2836316B2 JP 2836316 B2 JP2836316 B2 JP 2836316B2 JP 25027291 A JP25027291 A JP 25027291A JP 25027291 A JP25027291 A JP 25027291A JP 2836316 B2 JP2836316 B2 JP 2836316B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tone signal
- polarity
- pattern
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【０００２】この発明は信号検出回路に関し、特にトー
ン信号検出回路に関する。
ン信号検出回路に関する。
【０００３】
【従来の技術】従来、トーン信号検出回路は様々な用途
に用いられているが、基本的な構成はアナログ的な共振
回路を用いた回路と、ディジタル信号処理プロセッサを
用いた回路となっていた。一方、近時ＬＳＩ技術の進歩
によりシステムオンザチップが実現されつつあり、回路
装置の小型化が急速に進行している。そこで、トーン信
号検出回路もこのＬＳＩ技術を用いて小形化が行われて
いる。
に用いられているが、基本的な構成はアナログ的な共振
回路を用いた回路と、ディジタル信号処理プロセッサを
用いた回路となっていた。一方、近時ＬＳＩ技術の進歩
によりシステムオンザチップが実現されつつあり、回路
装置の小型化が急速に進行している。そこで、トーン信
号検出回路もこのＬＳＩ技術を用いて小形化が行われて
いる。
【０００４】
【発明が解決しようとする課題】前述した従来のトーン
信号検出回路、特にアナログ的な共振回路を用いた回路
では、共振回路用にＬＳＩの外付け部品が発生したり、
たとえＬＳＩ内部に共振回路を実現できたとしても、ア
ナログＬＳＩであるため、ディジタルＬＳＩのより進ん
だ微細化技術の恩恵を受けられず、一層の小型化が困難
である。また、ディジタル信号処理プロセッサを用いる
回路ではディジタルＬＳＩの微細化技術の恩恵を受けら
れるものの、最低数キロゲートのプロセッサを必要と
し、回路のＬＳＩ上での一層の小形化が困難であるとい
う欠点がある。またこのようなトーン検出回路では微少
振幅のトーンを検出しないことも重要であり、いかに簡
単な回路で微少振幅のトーンを検出しないトーン検出回
路を実現するかが課題である。
信号検出回路、特にアナログ的な共振回路を用いた回路
では、共振回路用にＬＳＩの外付け部品が発生したり、
たとえＬＳＩ内部に共振回路を実現できたとしても、ア
ナログＬＳＩであるため、ディジタルＬＳＩのより進ん
だ微細化技術の恩恵を受けられず、一層の小型化が困難
である。また、ディジタル信号処理プロセッサを用いる
回路ではディジタルＬＳＩの微細化技術の恩恵を受けら
れるものの、最低数キロゲートのプロセッサを必要と
し、回路のＬＳＩ上での一層の小形化が困難であるとい
う欠点がある。またこのようなトーン検出回路では微少
振幅のトーンを検出しないことも重要であり、いかに簡
単な回路で微少振幅のトーンを検出しないトーン検出回
路を実現するかが課題である。
【０００５】
【課題を解決するための手段】トーン信号の周波数より
もＮ（但し、Ｎは自然数）倍高いサンプリングレートで
サンプリングし、振幅の極性を時系列で出力するサンプ
リング回路であって、小振幅のトーン信号に対して出力
が変動しないよう入出力特性にヒステリシス特性がつけ
られたサンプリング回路とサンプリング回路出力の極性
時系列の最新値をＮ個蓄える蓄積回路と、トーン信号入
力時に予想される複数個の極性時系列パターンと前記蓄
積回路に蓄積されている極性時系列との相関を計算する
組み合わせ回路であって、トーン信号入力時に予想され
る複数個の極性時系列パターンとは（Ｎ／２）−１個の
連続した正極性パターンと１個の不定パターンと（Ｎ／
２）−１個の連続した負極性パターン１個の不定パター
ンを連続させたパターンを１パターンとし、このパター
ンを巡回シフトしたＮ−１通りのパターンとあわせてＮ
個の極性時系列パターンとする組み合わせ回路と、組み
合わせ回路の出力からトーン信号の有無を判定する判定
回路するようにしたものである。
もＮ（但し、Ｎは自然数）倍高いサンプリングレートで
サンプリングし、振幅の極性を時系列で出力するサンプ
リング回路であって、小振幅のトーン信号に対して出力
が変動しないよう入出力特性にヒステリシス特性がつけ
られたサンプリング回路とサンプリング回路出力の極性
時系列の最新値をＮ個蓄える蓄積回路と、トーン信号入
力時に予想される複数個の極性時系列パターンと前記蓄
積回路に蓄積されている極性時系列との相関を計算する
組み合わせ回路であって、トーン信号入力時に予想され
る複数個の極性時系列パターンとは（Ｎ／２）−１個の
連続した正極性パターンと１個の不定パターンと（Ｎ／
２）−１個の連続した負極性パターン１個の不定パター
ンを連続させたパターンを１パターンとし、このパター
ンを巡回シフトしたＮ−１通りのパターンとあわせてＮ
個の極性時系列パターンとする組み合わせ回路と、組み
合わせ回路の出力からトーン信号の有無を判定する判定
回路するようにしたものである。
【０００６】
【作用】トーン信号がその周波数よりも十分高いサンプ
リングレートでサンプリングされ、その振幅の極性が時
系列で出力され、それがヒステリシス特性を有する蓄積
回路に蓄積され、トーン信号入力時に予想される複数個
の極性時系列パターンと蓄積回路に蓄積されている極性
時系列との一致が組み合わせ回路で検出され、組み合わ
せ回路の出力からトーン信号の有無が判定される。
リングレートでサンプリングされ、その振幅の極性が時
系列で出力され、それがヒステリシス特性を有する蓄積
回路に蓄積され、トーン信号入力時に予想される複数個
の極性時系列パターンと蓄積回路に蓄積されている極性
時系列との一致が組み合わせ回路で検出され、組み合わ
せ回路の出力からトーン信号の有無が判定される。
【０００７】
【実施例】図１はこの発明に係わる回路の一実施例を示
すブロック図である。同図において、１は入力端子、２
は入力信号をトーン信号の周波数ｆのＮ倍でサンプリン
グするサンプリング回路と、このサンプリングされた信
号の極性を識別してサンプリング信号の極性の時系列を
作るサンプリング回路、３はこの時系列の最新値をＮ個
だけ蓄える蓄積回路、４はトーン信号入力時に予想され
るＮ個の極性時系列パターンと実際に蓄積回路に蓄えら
れている極性パターンとの比較を行い、Ｎ通りの比較に
対してその論理和をとる組み合わせ回路、５はトーン信
号の有無を判定する判定回路である。
すブロック図である。同図において、１は入力端子、２
は入力信号をトーン信号の周波数ｆのＮ倍でサンプリン
グするサンプリング回路と、このサンプリングされた信
号の極性を識別してサンプリング信号の極性の時系列を
作るサンプリング回路、３はこの時系列の最新値をＮ個
だけ蓄える蓄積回路、４はトーン信号入力時に予想され
るＮ個の極性時系列パターンと実際に蓄積回路に蓄えら
れている極性パターンとの比較を行い、Ｎ通りの比較に
対してその論理和をとる組み合わせ回路、５はトーン信
号の有無を判定する判定回路である。
【０００８】なお、前記トーン信号入力時に予想される
Ｎ個の極性時系列パターンはＮを２の倍数として、（Ｎ
／２）−１個の正極性（以下「＋」と表現する）、１個
の極性不定（以下「ｘ」と表現する）、（Ｎ／２）−１
個の負極性（以下「−」と表現する）、１個の極性不定
「ｘ」がこの順に並んだＮ個からなる系列をＮ通りに巡
回させたパターンである。
Ｎ個の極性時系列パターンはＮを２の倍数として、（Ｎ
／２）−１個の正極性（以下「＋」と表現する）、１個
の極性不定（以下「ｘ」と表現する）、（Ｎ／２）−１
個の負極性（以下「−」と表現する）、１個の極性不定
「ｘ」がこの順に並んだＮ個からなる系列をＮ通りに巡
回させたパターンである。
【０００９】次に、この構成によるトーン信号検出回路
の動作について、説明を簡単にするため、Ｎ＝Ｍ＝６の
場合の回路構成を図２に示し、トーン信号の６通りの位
相について蓄えられる６通りの極性時系列を図３ａ〜図
３ｆに示す。この図２に示す組み合わせ回路４におい
て、６ａ〜６ｆはインバータ回路、７ａ〜７ｆはアンド
回路、８はオア回路である。
の動作について、説明を簡単にするため、Ｎ＝Ｍ＝６の
場合の回路構成を図２に示し、トーン信号の６通りの位
相について蓄えられる６通りの極性時系列を図３ａ〜図
３ｆに示す。この図２に示す組み合わせ回路４におい
て、６ａ〜６ｆはインバータ回路、７ａ〜７ｆはアンド
回路、８はオア回路である。
【００１０】そして、アンド回路７ａは図３ａに示す位
相の極性パターン「＋＋＋−−−」、アンド回路７ｆは
図３ｂに示す位相の極性パターン「−＋＋＋−−」、ア
ンド回路７ｅは図３ｃに示す位相の極性パターン「−−
＋＋＋−」、アンド回路７ｄは図３ｄに示す位相の極性
パターン「−−−＋＋＋」、アンド回路７ｃは図３ｅに
示す位相の極性パターン「＋−−−＋＋」、アンド回路
７ｂは図３ｆに示す位相の極性パターン「＋＋−−−
＋」がそれぞれ入力したとき、「１」信号を出力する。
相の極性パターン「＋＋＋−−−」、アンド回路７ｆは
図３ｂに示す位相の極性パターン「−＋＋＋−−」、ア
ンド回路７ｅは図３ｃに示す位相の極性パターン「−−
＋＋＋−」、アンド回路７ｄは図３ｄに示す位相の極性
パターン「−−−＋＋＋」、アンド回路７ｃは図３ｅに
示す位相の極性パターン「＋−−−＋＋」、アンド回路
７ｂは図３ｆに示す位相の極性パターン「＋＋−−−
＋」がそれぞれ入力したとき、「１」信号を出力する。
【００１１】従って、例えばある時点で、蓄積回路３が
図３ａに示す極性パターン「＋＋＋−−−」が蓄えられ
ているとすると、組み合わせ回路４のアンド回路７ａは
論理積がとられ、「１」信号を出力する。そして、次の
サンプリングデータを取り込むと、波形および極性パタ
ーンは図３ｂに示すように「−＋＋＋−−」に変化する
ので、アンド回路７ｂは論理積がとられ「１」信号を出
力する。このため、トーン信号が連続している場合には
その波形及び極性パターンは図３ｃ〜図３ｄ〜図３ｅ〜
図３ｆに示すように変化する。
図３ａに示す極性パターン「＋＋＋−−−」が蓄えられ
ているとすると、組み合わせ回路４のアンド回路７ａは
論理積がとられ、「１」信号を出力する。そして、次の
サンプリングデータを取り込むと、波形および極性パタ
ーンは図３ｂに示すように「−＋＋＋−−」に変化する
ので、アンド回路７ｂは論理積がとられ「１」信号を出
力する。このため、トーン信号が連続している場合には
その波形及び極性パターンは図３ｃ〜図３ｄ〜図３ｅ〜
図３ｆに示すように変化する。
【００１２】したがって、組み合わせ回路４はＮ＝６通
りの位相の極性時系列パターンと実際に蓄えられている
極性パターンとの一致をチェックし、トーン信号の場合
にはアンド回路７ａ〜７ｆのいずれか１個が「１」を出
力し、順々に一致するアンド回路がずれていくので、ア
ンド回路７ａ〜７ｆの出力の論理和をとればトーン信号
を検出することができる。トーン信号入力時に予想され
るパターンには不定「Ｘ」が付加されているが、これは
入力トーン信号のゼロクロス点近傍をサンプリングした
場合、ノイズの影響により蓄積パターンの極性が逆にな
ってしまう可能性があり、アンド回路７ａ〜７ｆのいず
れもが「１」を出力しなくなってしまうことを避けるた
めである。これは、予想されるパターンの「＋」と
「−」の切り替わり目に不定「Ｘ」を付加して解決でき
る。
りの位相の極性時系列パターンと実際に蓄えられている
極性パターンとの一致をチェックし、トーン信号の場合
にはアンド回路７ａ〜７ｆのいずれか１個が「１」を出
力し、順々に一致するアンド回路がずれていくので、ア
ンド回路７ａ〜７ｆの出力の論理和をとればトーン信号
を検出することができる。トーン信号入力時に予想され
るパターンには不定「Ｘ」が付加されているが、これは
入力トーン信号のゼロクロス点近傍をサンプリングした
場合、ノイズの影響により蓄積パターンの極性が逆にな
ってしまう可能性があり、アンド回路７ａ〜７ｆのいず
れもが「１」を出力しなくなってしまうことを避けるた
めである。これは、予想されるパターンの「＋」と
「−」の切り替わり目に不定「Ｘ」を付加して解決でき
る。
【００１３】図２の組み合わせ回路は、アンド回路７ａ
は、蓄積されたパターンと「＋＋Ｘ−−Ｘ」との相関を
チェツクする。アンド回路７ｂは、「＋Ｘ−−Ｘ＋」と
の相関を、アンド回路７ｃは、「Ｘ−−Ｘ＋＋」との相
関を、アンド回路７ｄは、「−−Ｘ＋＋Ｘ」との相関
を、アンド回路７ｅは、「−Ｘ＋＋Ｘ−」との相関を、
アンド回路７ｆは、「Ｘ＋＋Ｘ−−」との相関をチェッ
クする。
は、蓄積されたパターンと「＋＋Ｘ−−Ｘ」との相関を
チェツクする。アンド回路７ｂは、「＋Ｘ−−Ｘ＋」と
の相関を、アンド回路７ｃは、「Ｘ−−Ｘ＋＋」との相
関を、アンド回路７ｄは、「−−Ｘ＋＋Ｘ」との相関
を、アンド回路７ｅは、「−Ｘ＋＋Ｘ−」との相関を、
アンド回路７ｆは、「Ｘ＋＋Ｘ−−」との相関をチェッ
クする。
【００１４】微少振幅のトーン信号に対しては、次のよ
うに動作する。図４は、小振幅のトーン信号に対して出
力が変動しないよう入出力特性にヒステリシス特性がつ
けられたサンプリング回路の一構成例である。２１はト
ーン信号入力、２２は極性を判別するしきい値電圧であ
り、インバータ２５の出力が変化すると抵抗Ｒ１、Ｒ２
の分圧比で電圧が変化する。２３はサンプリング回路の
出力である。２４はコンパレータ、２５と２６はインバ
ータである。２７はサンプリングを行うＤタイプフリッ
プフロップであり、クロック端子には検出するトーン周
波数ｆのＮ倍の周波数のクロックＮｆが入力されてい
る。
うに動作する。図４は、小振幅のトーン信号に対して出
力が変動しないよう入出力特性にヒステリシス特性がつ
けられたサンプリング回路の一構成例である。２１はト
ーン信号入力、２２は極性を判別するしきい値電圧であ
り、インバータ２５の出力が変化すると抵抗Ｒ１、Ｒ２
の分圧比で電圧が変化する。２３はサンプリング回路の
出力である。２４はコンパレータ、２５と２６はインバ
ータである。２７はサンプリングを行うＤタイプフリッ
プフロップであり、クロック端子には検出するトーン周
波数ｆのＮ倍の周波数のクロックＮｆが入力されてい
る。
【００１５】微小振幅のトーンが入力された場合、例え
ば入力２１がコンパレータのしきい値である−端子の電
圧２２を越えると２４の出力は「＋」になる。しかし、
２４の出力が「＋」になるとコンパレータのしきい値２
２にフィードバックがかかりしきい値電圧が下がってし
まうので入力の微小な振幅の変動では、しきい値電圧を
下回り出力が「−」となることはなくなる。サンプリン
グ回路出力が、「＋」を連続して出力すると組み合わせ
回路４は、出力「１」を出力せず、判定回路５はトーン
検出しない。
ば入力２１がコンパレータのしきい値である−端子の電
圧２２を越えると２４の出力は「＋」になる。しかし、
２４の出力が「＋」になるとコンパレータのしきい値２
２にフィードバックがかかりしきい値電圧が下がってし
まうので入力の微小な振幅の変動では、しきい値電圧を
下回り出力が「−」となることはなくなる。サンプリン
グ回路出力が、「＋」を連続して出力すると組み合わせ
回路４は、出力「１」を出力せず、判定回路５はトーン
検出しない。
【００１６】判定回路５は、例えば図５のように、組み
合わせ回路出力の連続Ｋ回の「１」出力を検出する回路
によって実現できる。
合わせ回路出力の連続Ｋ回の「１」出力を検出する回路
によって実現できる。
【００１７】
【発明の効果】以下詳細に説明したように、この発明に
係るトーン信号検出回路によれば、プロセッサを数十ゲ
ートで構成することができるので簡単な構成になり、小
型化することができる。しかもトーンでない信号をトー
ンと判定することがないし、ノイズによる誤動作をなく
すことができなくなるなどの効果がある。また、微小振
幅のトーン信号は検出しない回路を簡単に構成できる。
係るトーン信号検出回路によれば、プロセッサを数十ゲ
ートで構成することができるので簡単な構成になり、小
型化することができる。しかもトーンでない信号をトー
ンと判定することがないし、ノイズによる誤動作をなく
すことができなくなるなどの効果がある。また、微小振
幅のトーン信号は検出しない回路を簡単に構成できる。
【図１】この発明に係るトーン信号検出回路の一実施例
の構成を示すブロック図
の構成を示すブロック図
【図２】図１に示すトーン信号検出回路においてＮ＝６
のときの実施例の構成を示すブロック図
のときの実施例の構成を示すブロック図
【図３】図２の動作を説明するための波形および極性パ
ターンを示す図
ターンを示す図
【図４】サンプリング回路の一例を示す回路図
【図５】判定回路の一例を示す回路図
１ 入力端子 ２ サンプリング回路 ３ 蓄積回路 ４ 組み合わせ回路 ５ 判定回路 ６ インバータ回路 ７ アンド回路 ８ オア回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 H04Q 1/446
Claims (1)
- 【請求項１】 トーン信号を検出する回路において、 トーン信号の周波数よりもＮ（但し、Ｎは自然数）倍高
いサンプリングレートでサンプリングし、振幅の極性を
時系列で出力するサンプリング回路であって、小振幅の
トーン信号に対して出力が変動しないよう入出力特性に
ヒステリシス特性がつけられたサンプリング回路とサン
プリング回路出力の極性時系列の最新値をＮ個蓄える蓄
積回路と、 トーン信号入力時に予想される複数個の極性時系列パタ
ーンと前記蓄積回路に蓄積されている極性時系列との相
関を計算する組み合わせ回路であって、トーン信号入力
時に予想される複数個の極性時系列パターンとは（Ｎ／
２）−１個の連続した正極性パターンと１個の不定パタ
ーンと（Ｎ／２）−１個の連続した負極性パターン１個
の不定パターンを連続させたパターンを１パターンと
し、このパターンを巡回シフトしたＮ−１通りのパター
ンとあわせてＮ個の極性時系列パターンとする組み合わ
せ回路と、 組み合わせ回路の出力からトーン信号の有無を判定する
判定回路とを有することを特徴とするトーン信号検出回
路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25027291A JP2836316B2 (ja) | 1991-09-04 | 1991-09-04 | トーン信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25027291A JP2836316B2 (ja) | 1991-09-04 | 1991-09-04 | トーン信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563739A JPH0563739A (ja) | 1993-03-12 |
| JP2836316B2 true JP2836316B2 (ja) | 1998-12-14 |
Family
ID=17205431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25027291A Expired - Lifetime JP2836316B2 (ja) | 1991-09-04 | 1991-09-04 | トーン信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836316B2 (ja) |
-
1991
- 1991-09-04 JP JP25027291A patent/JP2836316B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563739A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2836316B2 (ja) | トーン信号検出回路 | |
| JPH0314251B2 (ja) | ||
| JPH06500673A (ja) | 多相クロック信号生成装置およびその位相検出器および復元装置 | |
| JP3240954B2 (ja) | 位相比較器 | |
| US6967503B2 (en) | Comparator | |
| JP2002141786A (ja) | 装置及びその動作方法 | |
| JP2794921B2 (ja) | トーン信号検出回路 | |
| US5189378A (en) | Tone signal detecting circuit | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JP3053008B2 (ja) | 信号生成方法および装置、電圧生成方法および装置 | |
| JPH06104741A (ja) | ディジタルｐｌｌ装置 | |
| JP2000278120A (ja) | ミスロック防止機能を有するｄｌｌ回路 | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 | |
| JPH0410776B2 (ja) | ||
| JPH08331186A (ja) | 周波数復調回路 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JP3505802B2 (ja) | 位相同期回路、ワンショットパルス発生回路及び信号処理装置 | |
| EP0638213B1 (en) | Data signal decoding device | |
| JPH0222567A (ja) | デューティ検出回路 | |
| JPH0138244B2 (ja) | ||
| JPS63292825A (ja) | ディジタルｐｌｌ回路 | |
| JPH0435320A (ja) | １ビット・ディジタル／アナログ変換器 | |
| JP3384671B2 (ja) | 位相比較器 |