JPH02262383A - 積層型圧電素子の製造方法 - Google Patents
積層型圧電素子の製造方法Info
- Publication number
- JPH02262383A JPH02262383A JP1081522A JP8152289A JPH02262383A JP H02262383 A JPH02262383 A JP H02262383A JP 1081522 A JP1081522 A JP 1081522A JP 8152289 A JP8152289 A JP 8152289A JP H02262383 A JPH02262383 A JP H02262383A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric plate
- sintered ceramic
- ceramic piezoelectric
- lower surfaces
- insulating coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000919 ceramic Substances 0.000 claims abstract description 46
- 239000011248 coating agent Substances 0.000 claims abstract description 27
- 238000000576 coating method Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 10
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 238000005336 cracking Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は積層型圧電素子の製造方法に関する。
従来の代表的な積層型圧電素子の製造方法は、所定の外
形寸法の焼結圧電セラミックス板の表裏に電極ペースト
を焼付け、これとほぼ同形状同寸法の金属板を介して上
記の如き圧電セラミックス板を複数積層し、外部電極を
接続して製作するものである。
形寸法の焼結圧電セラミックス板の表裏に電極ペースト
を焼付け、これとほぼ同形状同寸法の金属板を介して上
記の如き圧電セラミックス板を複数積層し、外部電極を
接続して製作するものである。
上記の方法において、焼結セラミックス圧電板は平行度
、を出すために上下面を研摩するが、その際焼結セラミ
ックス圧電板に撓みなどがあるため変荷重がかかりクラ
ックが入り易いという問題がある。
、を出すために上下面を研摩するが、その際焼結セラミ
ックス圧電板に撓みなどがあるため変荷重がかかりクラ
ックが入り易いという問題がある。
また、焼結セラミックス圧電板の上下面に電極層を印刷
等で形成するとき、電極層を完全に位置ずれなく形成す
ることは難しい。また、第６図を参照すると、第６図（
ａ）の如く電極Ｎｌが焼結セラミックス圧電板２より小
さいと、静電容量が小さくなり、変位も小さくなる。−
古筆６図（ｂ）の如く電極層３が焼結セラミックス圧電
板４の側面までたれて付着すると、ショートの原因とな
る問題もある。
等で形成するとき、電極層を完全に位置ずれなく形成す
ることは難しい。また、第６図を参照すると、第６図（
ａ）の如く電極Ｎｌが焼結セラミックス圧電板２より小
さいと、静電容量が小さくなり、変位も小さくなる。−
古筆６図（ｂ）の如く電極層３が焼結セラミックス圧電
板４の側面までたれて付着すると、ショートの原因とな
る問題もある。
さらに、外部電極は金属端子板を焼結セラミックス圧電
板間に挿入して接続されるが、焼結セラミックス圧電板
と外部電極との距離を一定に保持して積層することが難
しいという問題もある。
板間に挿入して接続されるが、焼結セラミックス圧電板
と外部電極との距離を一定に保持して積層することが難
しいという問題もある。
本発明は、このような問題点に鑑み、°焼結セラミック
ス圧電板の上下面の研摩時にクランクが入ることを防止
し、圧電板全面にショートの問題なしで電極層を形成す
ることができ、かつ外部電極の接続が容易な積層型圧電
素子の製造方法を提供することを目的とする。
ス圧電板の上下面の研摩時にクランクが入ることを防止
し、圧電板全面にショートの問題なしで電極層を形成す
ることができ、かつ外部電極の接続が容易な積層型圧電
素子の製造方法を提供することを目的とする。
〔課題を解決するための手段］
本発明は、上記目的を達成するために、焼結セラミック
ス圧電板の上下及び外周を絶縁コーティング材で覆い上
下面を平坦化し、且つ上下面を研摩して、該焼結セラミ
ックス圧電板の上下面を絶縁コーティング材から完全に
露出させる共に、焼結セラミックス圧電板の外周に絶縁
コーティング部を設け、そして露出した焼結セラミック
ス圧電板を完全に覆うが絶縁コーティング部の周端まで
延在しない電極材を付着形成して、圧電板を作製し、該
圧電板を複数積層し、外部電極を接続してなる積層型圧
電素子の製造方法を提供する。
ス圧電板の上下及び外周を絶縁コーティング材で覆い上
下面を平坦化し、且つ上下面を研摩して、該焼結セラミ
ックス圧電板の上下面を絶縁コーティング材から完全に
露出させる共に、焼結セラミックス圧電板の外周に絶縁
コーティング部を設け、そして露出した焼結セラミック
ス圧電板を完全に覆うが絶縁コーティング部の周端まで
延在しない電極材を付着形成して、圧電板を作製し、該
圧電板を複数積層し、外部電極を接続してなる積層型圧
電素子の製造方法を提供する。
焼結セラミックス圧電板の上下面の研摩時に、該焼結セ
ラミックス圧電板は絶縁コーティング材で覆われている
上下面が平坦化されているので変荷重がかからない。ま
た、焼結セラミックス圧電板の外周に絶縁コーティング
部が存在するため、焼結セラミックス圧電板の全面に電
極層を形成しながら、なおかつ絶縁コーティング部の側
面までは電極層がたれることを防止できる。さらに、外
部電極との接続用パターンを電極層を外周絶縁コーティ
ング部に延在して形成すれば、外部電極との接続も容易
にされる。
ラミックス圧電板は絶縁コーティング材で覆われている
上下面が平坦化されているので変荷重がかからない。ま
た、焼結セラミックス圧電板の外周に絶縁コーティング
部が存在するため、焼結セラミックス圧電板の全面に電
極層を形成しながら、なおかつ絶縁コーティング部の側
面までは電極層がたれることを防止できる。さらに、外
部電極との接続用パターンを電極層を外周絶縁コーティ
ング部に延在して形成すれば、外部電極との接続も容易
にされる。
チタン酸ジルコン酸鉛（ＰＺＴ）などの圧電性セラミッ
クス材料を用い、グリーンシート法、プレス法などで成
形し、１３００°Ｃで焼成して焼結セラミックス圧電板
を作製する。
クス材料を用い、グリーンシート法、プレス法などで成
形し、１３００°Ｃで焼成して焼結セラミックス圧電板
を作製する。
この焼結セラミックス圧電板は焼成時にいくらか湾曲、
撓みを生じる。この焼結セラミックス圧電板を模式的に
第１図の参照数字１１で示す。このような焼結セラミッ
クス圧電板１１をエポキシ樹脂その他の絶縁性樹脂材料
を用いてモールディングし、第１図に参照数字１２で示
すように、絶縁コーチイン°グ材１２の上下面（少なく
とも１面）を平坦化すると共に、焼結セラミックス圧電
板１１の外周を絶縁コーティング材で覆うようにする。
撓みを生じる。この焼結セラミックス圧電板を模式的に
第１図の参照数字１１で示す。このような焼結セラミッ
クス圧電板１１をエポキシ樹脂その他の絶縁性樹脂材料
を用いてモールディングし、第１図に参照数字１２で示
すように、絶縁コーチイン°グ材１２の上下面（少なく
とも１面）を平坦化すると共に、焼結セラミックス圧電
板１１の外周を絶縁コーティング材で覆うようにする。
次いで、この絶縁コーティングした焼結セラミックス圧
電板１１を上下面研摩し、例えば寸法２０１１Ｘ２０ｍ
ｌ、板厚０．３ ｍ、外周絶縁コーティング部１２ａの
厚み（幅）０．２ｍｍの焼結セラミックス圧電板１４（
第２図）を得る。この研摩において、圧電板には変荷重
がかからないので、クラックも入らない。
電板１１を上下面研摩し、例えば寸法２０１１Ｘ２０ｍ
ｌ、板厚０．３ ｍ、外周絶縁コーティング部１２ａの
厚み（幅）０．２ｍｍの焼結セラミックス圧電板１４（
第２図）を得る。この研摩において、圧電板には変荷重
がかからないので、クラックも入らない。
それから、この圧電板１４の上下面に導電性銀−エボキ
シ樹脂などからなる導電性ペーストを印刷焼付して電極
層（第３図の参照数字１３）を形成する。この電極層１
３は例えば上記の寸法の圧電板１４では１９．８ａｎｓ
Ｘ １９．８ｉｎの大きさとすることによって、焼結
セラミックス圧電板１１ （１９，６ａｎＸ１９．６ｍ
ｍ）を完全に覆い、かつ圧電板１４ （２０，０■Ｘ２
０．Ｏｍｍ）よりはみ出さないように印刷することが可
能である。
シ樹脂などからなる導電性ペーストを印刷焼付して電極
層（第３図の参照数字１３）を形成する。この電極層１
３は例えば上記の寸法の圧電板１４では１９．８ａｎｓ
Ｘ １９．８ｉｎの大きさとすることによって、焼結
セラミックス圧電板１１ （１９，６ａｎＸ１９．６ｍ
ｍ）を完全に覆い、かつ圧電板１４ （２０，０■Ｘ２
０．Ｏｍｍ）よりはみ出さないように印刷することが可
能である。
次いで、このような圧電板１４と金属端子板１５とを交
互に積層し、かつ金属端子板１５は１層ごとに交互電極
となるように外部電極（図示せず）と接続する（第３図
）。
互に積層し、かつ金属端子板１５は１層ごとに交互電極
となるように外部電極（図示せず）と接続する（第３図
）。
第４図は、上記の例とほぼ同様の手法で圧電板を製造し
た後、内部電極１７の一部１８が外部電極と接続するよ
うに電極層を形成し、ＩＮおきに交互電極となるように
接続する例を示す。外部電極と接続する内部電極の延長
部１８は圧電板の外周絶縁コーティング部の側面まで延
在することができる。この場合には、圧電板間の金属端
子板を挿入することなく、外部電極を接続でき、積層が
容易になる。
た後、内部電極１７の一部１８が外部電極と接続するよ
うに電極層を形成し、ＩＮおきに交互電極となるように
接続する例を示す。外部電極と接続する内部電極の延長
部１８は圧電板の外周絶縁コーティング部の側面まで延
在することができる。この場合には、圧電板間の金属端
子板を挿入することなく、外部電極を接続でき、積層が
容易になる。
第５図にこのようにして得られた積層型圧電素子の例を
示す。同図中、２１が電極を形成した圧電板、２２が絶
縁コーティング部、２３が外部電極である。
示す。同図中、２１が電極を形成した圧電板、２２が絶
縁コーティング部、２３が外部電極である。
本発明によれば、次のような効果がある。
（１）焼結セラミックス圧電板の平行度を出す為に研摩
する際、絶縁コーティング材で覆った焼結セラミックス
圧電板は変荷重が加わらない為クランクの発生はなくな
る。
する際、絶縁コーティング材で覆った焼結セラミックス
圧電板は変荷重が加わらない為クランクの発生はなくな
る。
（２）外周を絶縁コーティングしである焼結セラミック
ス圧電板は焼結セラミックス圧電板に電極層を全面印刷
しても絶縁コーティング部の厚みより小さくすれば側面
にだれを生じない為電圧を印加した際側面ショートしな
い。
ス圧電板は焼結セラミックス圧電板に電極層を全面印刷
しても絶縁コーティング部の厚みより小さくすれば側面
にだれを生じない為電圧を印加した際側面ショートしな
い。
（３）圧電板上の電極（内部電極）と外部電極との距離
が一定間隔確保されているので内部電極と外部電極間で
のショートがない。
が一定間隔確保されているので内部電極と外部電極間で
のショートがない。
（４）内部電極の一部を外部電極に接続する内部電極パ
ターンにすることにより金属端子板を入れる必要がなく
なり、積層が容易となる。
ターンにすることにより金属端子板を入れる必要がなく
なり、積層が容易となる。
第１〜５図は本発明の実施例の工程要部を示し、第６図
は従来法の電極印刷の問題点を説明する図である。 １．３・・・電極層、 ２．４・・・焼結セラミックス圧電板、１１・・・焼結
セラミックス圧電板、 １２・・・絶縁コーティング材、 １２ａ・・・絶縁コーティング部、 １３・・・電極層、 １４・・・圧電板、１５・・
・金属端子板。 第５図 １１・・・焼結セラミック圧電板 １２・・・絶縁コーティング材 １２ａ・・・絶縁コーティング部 １４・・・圧電板 第６０
は従来法の電極印刷の問題点を説明する図である。 １．３・・・電極層、 ２．４・・・焼結セラミックス圧電板、１１・・・焼結
セラミックス圧電板、 １２・・・絶縁コーティング材、 １２ａ・・・絶縁コーティング部、 １３・・・電極層、 １４・・・圧電板、１５・・
・金属端子板。 第５図 １１・・・焼結セラミック圧電板 １２・・・絶縁コーティング材 １２ａ・・・絶縁コーティング部 １４・・・圧電板 第６０
Claims (1)
- １．焼結セラミックス圧電板の上下及び外周を絶縁コー
ティング材で覆い上下面を平坦化し、且つ上下面を研摩
して、該焼結セラミックス圧電板の上下面を絶縁コーテ
ィング材から完全に露出させると共に、焼結セラミック
ス圧電板の外周に絶縁コーティング部を設け、そして露
出した焼結セラミックス圧電板を完全に覆うが絶縁コー
ティング部の周端まで延在しない電極材を付着形成して
、圧電板を作製し、該圧電板を複数積層し、外部電極を
接続してなる積層型圧電素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081522A JPH02262383A (ja) | 1989-04-03 | 1989-04-03 | 積層型圧電素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081522A JPH02262383A (ja) | 1989-04-03 | 1989-04-03 | 積層型圧電素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02262383A true JPH02262383A (ja) | 1990-10-25 |
Family
ID=13748670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1081522A Pending JPH02262383A (ja) | 1989-04-03 | 1989-04-03 | 積層型圧電素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02262383A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060819A (en) * | 1996-06-18 | 2000-05-09 | Nec Corporation | Piezoelectric transformer |
| US6858971B2 (en) | 2001-09-11 | 2005-02-22 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device |
-
1989
- 1989-04-03 JP JP1081522A patent/JPH02262383A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060819A (en) * | 1996-06-18 | 2000-05-09 | Nec Corporation | Piezoelectric transformer |
| US6858971B2 (en) | 2001-09-11 | 2005-02-22 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device |
| US6897600B2 (en) | 2001-09-11 | 2005-05-24 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device |
| US7015626B2 (en) | 2001-09-11 | 2006-03-21 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device |
| US7062825B2 (en) | 2001-09-11 | 2006-06-20 | Ngk Insulators, Ltd. | Method of manufacturing a ceramic stack |
| US7069630B2 (en) * | 2001-09-11 | 2006-07-04 | Ngk Insulators, Ltd. | Method of manufacturing a piezoelectric/electrostrictive device |
| US7141916B2 (en) | 2001-09-11 | 2006-11-28 | Ngk Insulators, Ltd. | Ceramic stack and a piezoelectric/electrostrictive device including same |
| US7180226B2 (en) | 2001-09-11 | 2007-02-20 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0725450B1 (en) | Laminated piezoelectric element and vibration wave actuator | |
| US5266862A (en) | Piezoelectric actuator | |
| US5255972A (en) | Electrostrictive effect element and the process of manufacturing the same | |
| JPS6317354B2 (ja) | ||
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH09153433A (ja) | 積層電子部品の製造方法 | |
| JPS62262472A (ja) | 電歪効果素子 | |
| JPH02262383A (ja) | 積層型圧電素子の製造方法 | |
| JP2004111489A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPH04282812A (ja) | 積層体の製造方法 | |
| JP2784862B2 (ja) | 積層コンデンサ | |
| JPH0730163A (ja) | 積層型圧電体素子 | |
| JPH11162781A (ja) | 積層セラミック電子部品の製造方法 | |
| JP6053467B2 (ja) | 圧電素子の製造方法 | |
| JPH06224483A (ja) | 積層型圧電素子 | |
| JPH0684690A (ja) | 積層コンデンサ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JPH0738168A (ja) | 積層型圧電体素子 | |
| JPH06267789A (ja) | 積層チップ型ｃ・ｒ複合電子部品 | |
| JPH1140449A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ | |
| JP2000252160A (ja) | 積層部品の製造方法 | |
| JPH10199750A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2004296585A (ja) | 積層型圧電素子およびインジェクタ装置 | |
| JPH0745971Y2 (ja) | 電歪効果素子 |