JPH02259940A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータに関し、特にウォッチ
ドッグ回路に関するものである。

〔従来の技術〕

第２図は従来のマイクロコンピュータのウォッチドッグ
回路を示すブロック図である。図において（１）はデー
タバス％（２）は内部クロック信号、（３）は書き込み
信号、（４）はタイ、マ、（５）はオーバフロー信号、
（６）はリセット回路である。

タイマ（４）にはデータバス（１１、内部クロック信号
（２１、及び、書き込み信号（３）が入力される。タイ
マ（４）の出力はオーバフロー信号（５）として、リセ
ット回路（６）につながる。

次に動作について説明する。

タイマ（４）は、基準となる内部クロック信号＋２１　
ラフロックとして動作する。書き込み信号（３）が１１
′になると、タイマ（４）にはデータバス（１）から来
るデータが書き込まれ、これがカウントソースとなる。

カウント値が％Ｏ′になるとオーバフロー信号（５）を
出力し、リセット回路（６）へ入力し、マイクロコンピ
ュータのリセットを実行する。カウント値が１０＃にな
る前にデータをタイマ（４）に書き込むと再びカウント
を始め、このときオーバフロー信号（５）は出力されず
、リセットは実行されない。

〔発明が解決しようとする課題〕

従来のマイクロコンピュータのウォッチドッグ回路は、
以上のように構成されているので、内部クロックが停止
すると動作しなくなり、リセットが実行されないという
問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、マイクロコンピュータのウォッチドッグ回路
において、内部クロックが停止しても、リセットが実行
できるマイクロコンピュータを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るマイクロコンピュータのウォッチドッグ
回路は、タイマのオーバフロー信号と、抵抗とコンデン
サとｎチャネルトランジスタで形成する充放電回路の出
力レベルと基準電位との比較信号を、共にＯＲゲートに
入力し、このゲートの出力をリセット回路に接続したも
のである。

〔作用〕

この発明におけるマイクロコンピュータのウォッチドッ
グ回路は、タイマのオーバフロー信号と、上記の比較信
号とのＯＲをとることにより、クロックが停止し、タイ
マが止まっても、リセットが実行される。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図はマイクロコンピュータのウォッチドッグ回路を
示すブロック図である。図において（１）〜（６）は第
２図の従来例に示したものと同等であるので説明を省略
する。（７）は抵抗、（８）はコンデンサ、（９）はｎ
チャネルトランジスタ、頭は放電信号、αＤは基準電位
、υはグランド、（至）はコンパレータ。

０４はコンパレータ出力、（ｌｆｉはＯＲゲート、αＧ
はウォッチドッグ出力、Ｏηは電源である。タイマ（４
）には、データバス（１］、内部クロック信号（２１、
書き込み信号（３）がつながり、タイマ（４）の出力は
オーバフロー信号（５）であり、これは、２つの入力端
子を持つＯＲゲート（至）の一方の端子に接続する。

抵抗（７）とコンデンサ（８）を直列に接続し、接続点
の反対側には、抵抗（７）はＷＳａηをつなぎ、コンデ
ンサ（８）はグランド（２）をつなぐ。上記接続点には
、ゲートに放電信号Ｑｄを入力し、ソースにグランド＠
を接続したれチャネルトランジスタ（９）のドレイン側
をつなぐ。以上の接続で充放電回路を構成し。

十Ｐ接続点をこの充放電回路の出力とし、この出力を、
２つの入力端子を持つコンパレータ（至）の一端に接続
する。コンパレータ（至）の他端には基準電位αＢをつ
なぎ、コンパレータ出力Ｑ４はＯＲゲート０日のもう一
方の端子に接続する。

ＯＲゲート（ト）の出力はウォッチドッグ出力αＧとし
て、リセット回路（６）につながる。

次に、動作について説明する。まず内部クロック信号（
２）が動作中の場合について述べる。

タイマ（４）はダウンカウントを実行し、カウントを終
了するとオーバフロー信号（６）が１１＃となる。

カウントが終了する前に、′！Ｉき込み信号（３）とデ
ータバス（１）によりタイマ（４）に書き込むと、オー
バフロー信号（５）は１０．′のままである。オーバフ
ロー信号（５）が′″１′になるとＯＲゲートＱυの出
力、すなわちウォッチドッグ出力αＧが１１＃となり、
リセットが実行される。また同時に、コンパレータ出力
α４が１１＃となっても上記と同様の効果でリセットを
実行する。放電信号αＯが１０′のとき、ｎチャネルト
ランジスタ（９）はＯＦＦ　Ｌ／ており、コンデンサ（
８）が充電され、抵抗（７）との接続点の電位が基準電
位α第に比して高くなるとコンパレータ出力（ロ）は１
１′となる。基準で位、ａ］）より上記接続点の電位が
高くなる前に放電信号如を１１＃にすｎば。

コンデンサ（８）は放電を行い上記接続点の電位は下が
り、コンパレータ出力ａ４は１０＃のままである。

次に内部クロック信号＋２１が停止した場合について述
べる。タイマ（４）は停止しており、オーバフロー信号
（５）は１０′のままである。放電信号（８）はＣＰＵ
から出力される信号であり′０＃のままである。したが
うてコンデンサ（８）は充電され、上記接続点の電位が
基準電位０９を超えると、コンパレータ出力ａ４が％１
＃となりリセットが実行される。

〔発明の効果〕

以上のように、この発明によれば、マイクロコンピュー
タのウォッチドッグ回路をタイマからのオーバフロー信
号と、抵抗、コンデンサ及びｎチャネルトランジスタで
形成する充放電回路の出力と基準電位を比較し、この比
較出力とを、ＯＲゲートに入力し、この出力をウォッチ
ドッグ出力としたので、内部クロックが停止したときで
も、リセットを実行できる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロコンピュー
タのウォッチドッグ回路を示すブロック図、第２図は従
来のウォッチドッグ回路を示すブロック図である。 図において（１）はデータバス、（２１は内部クロック
信号、（３）は書き込み信号、（４］はタイマ、（５）
はオーバフロー信号、（６１はリセット回路、（７）は
抵抗、（８）はコンデンサ、（９）はｎチャネルトラン
ジスタ、αＯは放電信号、α力は基準電位、（２）はグ
ランド、（至）はコンパレータ、Ｑ４はコンパレータ出
力、（至）はＯＲゲート、αＯはウォッチドッグ出力、
α力は電源である。 なお、 示す。 図中、 同一符号は同一、 又は相当部分を 意（自発）

Claims (1)

【特許請求の範囲】
1. 　データバス、内部クロック信号、及び書き込み信号を
   入力信号とし、オーバフロー信号を出力とするタイマと
   、一端を電源につないだ抵抗と、一端をグランドつない
   だコンデンサの各々もう一方の端子を接続し、この接続
   点にドレインをつなぎ、リースをグランドにつなぎ、放
   電信号をゲートに入力したｎチャネルトランジスタで充
   放電回路を構成し、上記接続点を２入力のコンパレータ
   の一方につなぎ、他方に基準電位をつなぎ、このコンパ
   レータ出力と上記オーバフロー信号を各々２入力のＯＲ
   ゲートに入力し、このＯＲゲートの出力をウォッチドッ
   グ出力とするウォッチドッグ回路を備えたことを特徴と
   するマイクロコンピュータ。