JPH02253401A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH02253401A JPH02253401A JP7581389A JP7581389A JPH02253401A JP H02253401 A JPH02253401 A JP H02253401A JP 7581389 A JP7581389 A JP 7581389A JP 7581389 A JP7581389 A JP 7581389A JP H02253401 A JPH02253401 A JP H02253401A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory area
- area
- user program
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ユーザープログラムに基づいて負荷をシーケ
ンス制御するプログラマブルコントローラに関するもの
である。
ンス制御するプログラマブルコントローラに関するもの
である。
［従来の技術］
従来、ユーザープログラムに基づいて負荷をシーケンス
制御するこの種の１０グラマブルコントローラは、プロ
グラム装置によって設定される負荷をシーケンス制御す
るユーザープログラムを記憶するプログラムメモリエリ
アおよび内部演算メモリエリアを有するメモリ手段と、
ユーザープログラムに基づいて負荷をシーケンス制御す
るためのシーケンス論理演算を行う演算処理手段とで形
成されている。第１図は構成例を示すもので、メモリ手
段１は、システム制御用プログラムが記憶されたシステ
ムＲＯＭ１ａと、電池にてバックアップされユーザープ
ログラムを記憶するプログラムメモリエリア、内部演算
メモリエリアなどを有するＲＡＭ１ｂと、プログラムメ
モリエリアを有する着脱可能なＲＯＭ１ｃとで形成され
ている。また、演算処理手段２はＣＰＵを用いて形成さ
れ、ＲＡＭ１ｂあるいはＲＯＭ１ｃに記憶されているユ
ーザープログラムに基づいて負荷をシーケンス制御する
ためのシーケンス論理演算を行っており、負荷制御デー
タは！１０ポート３を介して出力され、入出力インター
フェースを介して負荷が制御されるようになっている。
制御するこの種の１０グラマブルコントローラは、プロ
グラム装置によって設定される負荷をシーケンス制御す
るユーザープログラムを記憶するプログラムメモリエリ
アおよび内部演算メモリエリアを有するメモリ手段と、
ユーザープログラムに基づいて負荷をシーケンス制御す
るためのシーケンス論理演算を行う演算処理手段とで形
成されている。第１図は構成例を示すもので、メモリ手
段１は、システム制御用プログラムが記憶されたシステ
ムＲＯＭ１ａと、電池にてバックアップされユーザープ
ログラムを記憶するプログラムメモリエリア、内部演算
メモリエリアなどを有するＲＡＭ１ｂと、プログラムメ
モリエリアを有する着脱可能なＲＯＭ１ｃとで形成され
ている。また、演算処理手段２はＣＰＵを用いて形成さ
れ、ＲＡＭ１ｂあるいはＲＯＭ１ｃに記憶されているユ
ーザープログラムに基づいて負荷をシーケンス制御する
ためのシーケンス論理演算を行っており、負荷制御デー
タは！１０ポート３を介して出力され、入出力インター
フェースを介して負荷が制御されるようになっている。
また、演算処理手段２にてユーザープログラムを実行す
る際、ＲＡＭ １ｂの内部演算メモリエリアに、運転開
始時に必要な初期データをプリセットする必要があり、
従来例では、データ転送命令（データを１バイト、２バ
イト、４バイト・・・・・・単位で演算処理できるよう
にする応用命令）と、演算開始時の第１スキヤンのみオ
ンする特殊内部リレー（ソフト的に形成）を用いて初期
データを内部演算メモリエリアに転送する演算処理を行
うようになっていた。
る際、ＲＡＭ １ｂの内部演算メモリエリアに、運転開
始時に必要な初期データをプリセットする必要があり、
従来例では、データ転送命令（データを１バイト、２バ
イト、４バイト・・・・・・単位で演算処理できるよう
にする応用命令）と、演算開始時の第１スキヤンのみオ
ンする特殊内部リレー（ソフト的に形成）を用いて初期
データを内部演算メモリエリアに転送する演算処理を行
うようになっていた。
［発明が解決しようとする課題］
しかしながら、上述の従来例にあっては、多数の初期デ
ータを内部演算メモリエリアにプリセットする場合、各
初期データをプリセットするためのデータ転送命令をユ
ーザープログラム中にそれぞれ記述し、ユーザープログ
ラムの実行時において、多数の初期データを内部演算メ
モリエリアに逐次転送する必要があり、ユーザープログ
ラム中のデータ転送命令が多くなって負荷制御用１０グ
ラムのメモリエリアが少なくなってしまうという問題が
あった。
ータを内部演算メモリエリアにプリセットする場合、各
初期データをプリセットするためのデータ転送命令をユ
ーザープログラム中にそれぞれ記述し、ユーザープログ
ラムの実行時において、多数の初期データを内部演算メ
モリエリアに逐次転送する必要があり、ユーザープログ
ラム中のデータ転送命令が多くなって負荷制御用１０グ
ラムのメモリエリアが少なくなってしまうという問題が
あった。
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、初期データを内部演算メモリエリア
に逐次転送するデータ転送命令を不要とすることができ
、ユーザープログラム中の負荷制御用プログラムのメモ
リエリアを大きくすることができるプログラマブルコン
トローラを提供することにある。
的とするところは、初期データを内部演算メモリエリア
に逐次転送するデータ転送命令を不要とすることができ
、ユーザープログラム中の負荷制御用プログラムのメモ
リエリアを大きくすることができるプログラマブルコン
トローラを提供することにある。
［課題を解決するための手段Ｊ
本発明の請求項１記載のプログラマブルコントローラは
、ユーザープログラムを記憶するプログラムメモリエリ
アおよび内部演算メモリエリアを有するメモリ手段と、
ユーザープログラムに基づいて負荷をシーケンス制御す
るためのシーケンス論理演算を行う演算処理手段とを具
備したプログラマブルコントローラにおいて、運転開始
時に必要な初期データを格納するデータテーブルエリア
をメモリ手段に設け、ユーザープログラムを実行する際
にデータテーブルエリアより読み出したデータを内部演
算メモリエリアに初期データとして複写するデータ複写
手段を設けたものである。
、ユーザープログラムを記憶するプログラムメモリエリ
アおよび内部演算メモリエリアを有するメモリ手段と、
ユーザープログラムに基づいて負荷をシーケンス制御す
るためのシーケンス論理演算を行う演算処理手段とを具
備したプログラマブルコントローラにおいて、運転開始
時に必要な初期データを格納するデータテーブルエリア
をメモリ手段に設け、ユーザープログラムを実行する際
にデータテーブルエリアより読み出したデータを内部演
算メモリエリアに初期データとして複写するデータ複写
手段を設けたものである。
また、請求項２記載のプログラマブルコントローラは、
メモリ手段をＲＡＭおよびＲＯＭにて形成し、プログラ
ムメモリエリアをＲＡＭあるいはＲＯＭ内に、内部演算
メモリエリアをＲＡＭ内に設けるとともに、運転開始時
に必要な初期データを格納するデータテーブルエリアを
ＲＯＭ内に設け、ユーザープログラムを実行する際に所
定の内部演算メモリエリアをアクセスするアドレスデー
タにてデータデープルエリアをアクセスして初期データ
を読み出す初期データ読み出し手段を設けたものである
。
メモリ手段をＲＡＭおよびＲＯＭにて形成し、プログラ
ムメモリエリアをＲＡＭあるいはＲＯＭ内に、内部演算
メモリエリアをＲＡＭ内に設けるとともに、運転開始時
に必要な初期データを格納するデータテーブルエリアを
ＲＯＭ内に設け、ユーザープログラムを実行する際に所
定の内部演算メモリエリアをアクセスするアドレスデー
タにてデータデープルエリアをアクセスして初期データ
を読み出す初期データ読み出し手段を設けたものである
。
［作 用］
本発明は上述のように構成されており、請求項１のもの
にあっては、従来例と同様のプログラマブルコントロー
ラにおいて、運転開始時に必要な初期データを格納する
データテーブルエリアをメモリ手段に設け、ユーザープ
ログラムを実行する際にデータテーブルエリアより読み
出したデータを内部演算メモリエリアに初期データとし
て複写するデータ複写手段を設けたものであり、初期デ
−夕を内部演算メモリエリアに逐次転送するデータ転送
命令を不要とすることができ、ユーザープログラム中の
負荷制御用プログラムのメモリエリアを大きくすること
ができるようになっている。
にあっては、従来例と同様のプログラマブルコントロー
ラにおいて、運転開始時に必要な初期データを格納する
データテーブルエリアをメモリ手段に設け、ユーザープ
ログラムを実行する際にデータテーブルエリアより読み
出したデータを内部演算メモリエリアに初期データとし
て複写するデータ複写手段を設けたものであり、初期デ
−夕を内部演算メモリエリアに逐次転送するデータ転送
命令を不要とすることができ、ユーザープログラム中の
負荷制御用プログラムのメモリエリアを大きくすること
ができるようになっている。
また、請求項２記載のものにあっては、運転開始時に必
要な初期データを格納するデータテーブルエリアをＲＯ
Ｍ内に設け、ユーザープログラムを実行する際に所定の
内部演算メモリエリアをアクセスするアドレスデータに
てデータテーブルエリアをアクセスして初期データを読
み出す初期データ読み出し手段を設けたものであり、負
荷制御用プログラムのメモリエリアをより大きくするこ
とができるようになっている。
要な初期データを格納するデータテーブルエリアをＲＯ
Ｍ内に設け、ユーザープログラムを実行する際に所定の
内部演算メモリエリアをアクセスするアドレスデータに
てデータテーブルエリアをアクセスして初期データを読
み出す初期データ読み出し手段を設けたものであり、負
荷制御用プログラムのメモリエリアをより大きくするこ
とができるようになっている。
［実施例］
第１図および第２ｔ！Ｉは本発明一実施例を示すもので
、ユーザープログラムを記憶するプログラムメモリエリ
アＭａおよび内部演算メモリエリアＭｂを有するＲＡＭ
１ｂと、ユーザープログラムに基づいて負荷をシーケン
ス制御するためのシーケンス論理演算を行うＣＰＵより
なる演算処理手段２とを具備した従来例と同様のプログ
ラマブルコントローラにおいて、運転開始時に必要な初
期データを格納するデータテーブルエリアＭｃをＲＡＭ
１ｂに設け、ユーザープログラムを実行する際にデータ
テーブルエリアＭｃより読み出したデータを内部演算メ
モリエリアＭｂに初期データとして複写するデータ複写
手段を設けたものである。
、ユーザープログラムを記憶するプログラムメモリエリ
アＭａおよび内部演算メモリエリアＭｂを有するＲＡＭ
１ｂと、ユーザープログラムに基づいて負荷をシーケン
ス制御するためのシーケンス論理演算を行うＣＰＵより
なる演算処理手段２とを具備した従来例と同様のプログ
ラマブルコントローラにおいて、運転開始時に必要な初
期データを格納するデータテーブルエリアＭｃをＲＡＭ
１ｂに設け、ユーザープログラムを実行する際にデータ
テーブルエリアＭｃより読み出したデータを内部演算メ
モリエリアＭｂに初期データとして複写するデータ複写
手段を設けたものである。
また、実施例にあっては、メモリ手段１に着脱自在なＲ
ＯＭ１ｃを設けており、このＲＯＭ１ｃにユーザプログ
ラムを記憶するプログラムメモリエリアＭａ″と、デー
タテーブルエリアＭｃ’ とを設け、ＲＡＭ１ ａに記
憶されているデータにて負荷をシーケンス制御するＲＡ
Ｍモードと、ＲＯＭ１ｃに記憶されているデータにて負
荷をシーケンス制御するＲＯＭモードとが演算処理手段
２にて選択自在になっている。なお、図中、Ｍｄはシス
テムワークエリア、Ｍｅは空エリアである。
ＯＭ１ｃを設けており、このＲＯＭ１ｃにユーザプログ
ラムを記憶するプログラムメモリエリアＭａ″と、デー
タテーブルエリアＭｃ’ とを設け、ＲＡＭ１ ａに記
憶されているデータにて負荷をシーケンス制御するＲＡ
Ｍモードと、ＲＯＭ１ｃに記憶されているデータにて負
荷をシーケンス制御するＲＯＭモードとが演算処理手段
２にて選択自在になっている。なお、図中、Ｍｄはシス
テムワークエリア、Ｍｅは空エリアである。
以下、実施例の動作について説明する。第３図は実施例
の動作を示すフローチャートであり、いま、電源オン時
にイニシャル処理が行われ、動作モードがプログラムモ
ード（ＰＲＧ）か、実行モード（ＲＵＮ）かが判定され
、プログラムモードの場合には、キー人力されたデータ
を認識してユーザプログラムを作成するとともに、作成
されたプログラムをＲＡＭ１ ｂのプログラムメモリエ
リアＭａに記憶させる演算処理が行われる。一方、プロ
グラムモードから実行モードに切り替えられた場合には
、まず最初にデータテーブルエリアＭＣのデータを読み
出し、第４図に示すように、読み出されたデータを初期
データとして内部演算メモリエリアＭｂに複写する。こ
のとき文法チエツクが行われ、文法エラーがなければユ
ーザープログラムに基づいて負荷制御データを作成する
シーケンス論理演算処理を行い、周辺ツール処理を行っ
て負荷をシーケンス制御する。
の動作を示すフローチャートであり、いま、電源オン時
にイニシャル処理が行われ、動作モードがプログラムモ
ード（ＰＲＧ）か、実行モード（ＲＵＮ）かが判定され
、プログラムモードの場合には、キー人力されたデータ
を認識してユーザプログラムを作成するとともに、作成
されたプログラムをＲＡＭ１ ｂのプログラムメモリエ
リアＭａに記憶させる演算処理が行われる。一方、プロ
グラムモードから実行モードに切り替えられた場合には
、まず最初にデータテーブルエリアＭＣのデータを読み
出し、第４図に示すように、読み出されたデータを初期
データとして内部演算メモリエリアＭｂに複写する。こ
のとき文法チエツクが行われ、文法エラーがなければユ
ーザープログラムに基づいて負荷制御データを作成する
シーケンス論理演算処理を行い、周辺ツール処理を行っ
て負荷をシーケンス制御する。
第５図は初期データの複写処理を示すフローチャートで
あり、まず、複写データ数を設定し、複写数が設定され
ているか（複写数二〇？）を判定した後、動作モードが
ＲＯＭモードかＲ−ＡＭモモーかを判定する０次に、各
動作モードに対応してポインタにＲＡＭアドレスあるい
はＲＯＭアドレスセットし、ポインタにて設定されたデ
ータテーブルエリアＭｃの所定番地のデータを内部演算
メモリエリアＭａの所定番地に複写する０次に、ポイン
タをインクリメントするとともに、複写数から１を減算
して複写数が０になったかどうかを判定し、複写数が０
になるまで上記複写処理を縁り返して実行する。
あり、まず、複写データ数を設定し、複写数が設定され
ているか（複写数二〇？）を判定した後、動作モードが
ＲＯＭモードかＲ−ＡＭモモーかを判定する０次に、各
動作モードに対応してポインタにＲＡＭアドレスあるい
はＲＯＭアドレスセットし、ポインタにて設定されたデ
ータテーブルエリアＭｃの所定番地のデータを内部演算
メモリエリアＭａの所定番地に複写する０次に、ポイン
タをインクリメントするとともに、複写数から１を減算
して複写数が０になったかどうかを判定し、複写数が０
になるまで上記複写処理を縁り返して実行する。
第６図は他の実施例を示すもので、メモリ手段をＲＡＭ
１ｂ、ＲＯＭ１ａ、ｌｃを用いて形成した前記実施例と
同様のプログラマブルコントローラにおいて、プログラ
ムメモリエリアＭａをＲＡＭ１ｂあるいはＲＯＭ１ｃ内
、内部演算メモリエリアＭａをＲＡＭ１ｂ内に設けると
ともに、運転開始時に必要な初期データを格納するデー
タテーブルエリアＭｃをＲＯＭＩ（：内に設け、ユーザ
ープログラムを実行する際に所定の内部演算メモリエリ
アＭａをアクセスするアドレスデータにてデータテーブ
ルエリアＭｃをアクセスして初期データを読み出す初期
データ読み出し手段を設けたものである。
１ｂ、ＲＯＭ１ａ、ｌｃを用いて形成した前記実施例と
同様のプログラマブルコントローラにおいて、プログラ
ムメモリエリアＭａをＲＡＭ１ｂあるいはＲＯＭ１ｃ内
、内部演算メモリエリアＭａをＲＡＭ１ｂ内に設けると
ともに、運転開始時に必要な初期データを格納するデー
タテーブルエリアＭｃをＲＯＭＩ（：内に設け、ユーザ
ープログラムを実行する際に所定の内部演算メモリエリ
アＭａをアクセスするアドレスデータにてデータテーブ
ルエリアＭｃをアクセスして初期データを読み出す初期
データ読み出し手段を設けたものである。
第７図は初期データ読み出し手段の具体構成例を示す回
路図であり、アドレスデコーダＡＤと、アトｌｚ２ラッ
チＡＬＩ、 Ａｔ、ｚト、比較器ｃｐ、。
路図であり、アドレスデコーダＡＤと、アトｌｚ２ラッ
チＡＬＩ、 Ａｔ、ｚト、比較器ｃｐ、。
ＣＰ、と、ナンド回路ＮＡＮＤと、インバータ回路ＩＮ
と、オア回路ＯＲ，、ｏＲ＊と、スイッチｓＷとで形成
されている。
と、オア回路ＯＲ，、ｏＲ＊と、スイッチｓＷとで形成
されている。
いま、アドレスバスＡＢを介して伝送されるアドレスデ
ータは、アドレスデコーダＡＤにてデコードされ、所定
のアドレスデータ（ＲＡＭアクセス）が伝送されたとき
に、ＲＡＭ１ｂのチップセレクト信号Ｃ８が出力される
。また、アドレスラッチＡ Ｌ ＋には開始アドレスＡ
、アドレスラッチＡＬ２には終了アドレスＢが設定され
ており、内部演算メモリエリアＭｂをアクセスする現ア
ドレスが、 開始アドレスＡ≦現アドレスく終了アドレスＢを満足し
、しかもスイッチＳＷがオフのとき（運転開始時の１ス
キヤン）、ＲＯＭ１ｃのデータテーブルエリアＭｃがセ
レクトされ、アドレスデータにて指定されたデータテー
ブルエリアＭｃの所定番地のデータが内部演算用の初期
データとして読み出されるようになっている。
ータは、アドレスデコーダＡＤにてデコードされ、所定
のアドレスデータ（ＲＡＭアクセス）が伝送されたとき
に、ＲＡＭ１ｂのチップセレクト信号Ｃ８が出力される
。また、アドレスラッチＡ Ｌ ＋には開始アドレスＡ
、アドレスラッチＡＬ２には終了アドレスＢが設定され
ており、内部演算メモリエリアＭｂをアクセスする現ア
ドレスが、 開始アドレスＡ≦現アドレスく終了アドレスＢを満足し
、しかもスイッチＳＷがオフのとき（運転開始時の１ス
キヤン）、ＲＯＭ１ｃのデータテーブルエリアＭｃがセ
レクトされ、アドレスデータにて指定されたデータテー
ブルエリアＭｃの所定番地のデータが内部演算用の初期
データとして読み出されるようになっている。
一方、初期データのプリセットが終了してスイッチＳＷ
がオンになると、アドレスデータにてＲＡＭ１ｂの所定
番地がアクセスされ、内部演算が行われる。第８図はセ
レクト処理のフローチャートであり、電源オン時に初期
処理が行われ、アドレスデータ（内部演算メモリエリア
Ｍｂをアクセス）によるアクセスモードがＲＯＭモード
（アドレスデータにてデータテーブルエリアＭｃをアク
セス）か、ＲＡＭモード（アドレスデータにより内部演
算メモリエリアＭｂをアクセス）かが判定され、ＲＯＭ
モードの場合には、開始アドレスＡをアドレスラッチＡ
Ｌ ＋に設定するとともにＲＯＭ ｌ ｃからデータ
数値を読み出して終了アドレスＢを計算してアドレスラ
ッチＡＬ、に設定する。この状態でスイッチＳＷをオフ
することにより、内部演算メモリエリアＭｂをアクセス
するアドレスデータによって対応する所定番地のデータ
デープルエリアＭｃのデータが読み出されることになる
。なお、ＲＡＭモードの場合には、上記セレクト処理は
行わないことは言うまでもない。
がオンになると、アドレスデータにてＲＡＭ１ｂの所定
番地がアクセスされ、内部演算が行われる。第８図はセ
レクト処理のフローチャートであり、電源オン時に初期
処理が行われ、アドレスデータ（内部演算メモリエリア
Ｍｂをアクセス）によるアクセスモードがＲＯＭモード
（アドレスデータにてデータテーブルエリアＭｃをアク
セス）か、ＲＡＭモード（アドレスデータにより内部演
算メモリエリアＭｂをアクセス）かが判定され、ＲＯＭ
モードの場合には、開始アドレスＡをアドレスラッチＡ
Ｌ ＋に設定するとともにＲＯＭ ｌ ｃからデータ
数値を読み出して終了アドレスＢを計算してアドレスラ
ッチＡＬ、に設定する。この状態でスイッチＳＷをオフ
することにより、内部演算メモリエリアＭｂをアクセス
するアドレスデータによって対応する所定番地のデータ
デープルエリアＭｃのデータが読み出されることになる
。なお、ＲＡＭモードの場合には、上記セレクト処理は
行わないことは言うまでもない。
［発明の効果］
本発明は上述のように構成されており、請求項１のもの
にあっては、従来例と同様のプログラマブルコントロー
ラにおいて、運転開始時に必要な初期データを格納する
データテーブルエリアをメモリ手段に設け、ユーザープ
ログラムを実行する際にデータテーブルエリアより読み
出したデータを内部演算メモリエリアに初期データとし
て複写するデータ複写手段を設けたものであり、初期デ
ータを内部演算メモリエリアに逐次転送するデータ転送
命令を不要とすることができ、ユーザープログラム中の
負荷制御用プログラムのメモリエリアを大きくすること
ができるという効果がある。
にあっては、従来例と同様のプログラマブルコントロー
ラにおいて、運転開始時に必要な初期データを格納する
データテーブルエリアをメモリ手段に設け、ユーザープ
ログラムを実行する際にデータテーブルエリアより読み
出したデータを内部演算メモリエリアに初期データとし
て複写するデータ複写手段を設けたものであり、初期デ
ータを内部演算メモリエリアに逐次転送するデータ転送
命令を不要とすることができ、ユーザープログラム中の
負荷制御用プログラムのメモリエリアを大きくすること
ができるという効果がある。
また、請求項２記載のものにあっては、運転開始時に必
要な初期データを格納するデータテーブルエリアをＲＯ
Ｍ内に設け、ユーザープログラムを実行する際に所定の
内部演算メモリエリアをアクセスするアドレスデータに
てデータテーブルエリアをアクセスして初期データを読
み出す初期データ読み出し手段を設けたものであり、負
荷制御用プログラムのメモリエリアをより大きくするこ
とができるという効果がある。
要な初期データを格納するデータテーブルエリアをＲＯ
Ｍ内に設け、ユーザープログラムを実行する際に所定の
内部演算メモリエリアをアクセスするアドレスデータに
てデータテーブルエリアをアクセスして初期データを読
み出す初期データ読み出し手段を設けたものであり、負
荷制御用プログラムのメモリエリアをより大きくするこ
とができるという効果がある。
第１図は本発明一実施例のブロック回路図、第２図（ａ
）（ｂ）は同上の要部概略構成図、第３図乃至第５図は
同上の動作説明図、第６図は他の実施例の要部概略構成
図、第７図は同上の要部回路図、第８図は同上の動作説
明図である。 １はメモリ手段、１ａはシステムＲＯＭ、１ｂはＲＡＭ
、ＩＣはＲＯＭ、２は演算処理手段である。 代理人 弁理士 石 １）長 七 （Ｑ） 第１図 第２５！ｉ！ （ｂ） 第４図 第３図 第５＆Ｉ
）（ｂ）は同上の要部概略構成図、第３図乃至第５図は
同上の動作説明図、第６図は他の実施例の要部概略構成
図、第７図は同上の要部回路図、第８図は同上の動作説
明図である。 １はメモリ手段、１ａはシステムＲＯＭ、１ｂはＲＡＭ
、ＩＣはＲＯＭ、２は演算処理手段である。 代理人 弁理士 石 １）長 七 （Ｑ） 第１図 第２５！ｉ！ （ｂ） 第４図 第３図 第５＆Ｉ
Claims (2)
- （１）ユーザープログラムを記憶するプログラムメモリ
エリアおよび内部演算メモリエリアを有するメモリ手段
と、ユーザープログラムに基づいて負荷をシーケンス制
御するためのシーケンス論理演算を行う演算処理手段と
を具備したプログラマブルコントローラにおいて、運転
開始時に必要な初期データを格納するデータテーブルエ
リアをメモリ手段に設け、ユーザープログラムを実行す
る際にデータテーブルエリアより読み出したデータを内
部演算メモリエリアに初期データとして複写するデータ
複写手段を設けたことを特徴とするプログラマブルコン
トローラ。 - （２）ユーザープログラムを記憶するプログラムメモリ
エリアおよび内部演算メモリエリアを有するメモリ手段
と、ユーザープログラムに基づいて負荷をシーケンス制
御するためのシーケンス論理演算を行う演算処理手段と
を具備したプログラマブルコントローラにおいて、上記
メモリ手段をＲＡＭおよびＲＯＭにて形成し、プログラ
ムメモリエリアをＲＡＭあるいはＲＯＭ内に、内部演算
メモリエリアをＲＡＭ内を設けるとともに、運転開始時
に必要な初期データを格納するデータテーブルエリアを
ＲＯＭ内に設け、ユーザープログラムを実行する際に所
定の内部演算メモリエリアをアクセスするアドレスデー
タにてデータテーブルエリアをアクセスして初期データ
を読み出す初期データ読み出し手段を設けたことを特徴
とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7581389A JPH02253401A (ja) | 1989-03-28 | 1989-03-28 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7581389A JPH02253401A (ja) | 1989-03-28 | 1989-03-28 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253401A true JPH02253401A (ja) | 1990-10-12 |
Family
ID=13586997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7581389A Pending JPH02253401A (ja) | 1989-03-28 | 1989-03-28 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253401A (ja) |
-
1989
- 1989-03-28 JP JP7581389A patent/JPH02253401A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659759A (en) | Data processing device having improved interrupt controller to process interrupts of different priority levels | |
| US4462086A (en) | Loading system in numerical controller | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH04133102A (ja) | プログラマブル・コントローラ及びその制御方法 | |
| JPH03268005A (ja) | プログラマブルコントローラ | |
| JPH02253401A (ja) | プログラマブルコントローラ | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| EP0614148B1 (en) | Data processing apparatus | |
| JP3793246B2 (ja) | 位置決めシステム | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS6027419B2 (ja) | 割込制御装置 | |
| JPS58178404A (ja) | シ−ケンスコントロ−ラの外部演算ユニツト | |
| JPH0454548A (ja) | 計算機システムのメモリチエック方式 | |
| JPH08314712A (ja) | プログラマブルコントロ−ラ | |
| JPS61133460A (ja) | メモリ間のデ−タ転送におけるダイレクト・メモリ・アクセス実行方法 | |
| JPH01282647A (ja) | 自己診断方法 | |
| JPH05204414A (ja) | プログラマブルコントローラシステム | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS644210B2 (ja) | ||
| JPH02156306A (ja) | 複合制御装置およびその制御方法 | |
| JPH02171802A (ja) | プログラマブルコントローラ |