JPH0225139A - プロトコル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロトコルの異なる通信網間の情報転送を可能とするプ
ロトコル変換装置の改良に関し、情報のビット配列の反
転を必要とするプロトコル変換を、極力短時間に実行可
能とするプロトコル変換装置を実現することを目的とし
、記憶部に格納されている情報を一語宛抽出し、転送先
に転送する転送部を具備する装置において、転送部が記
憶部にアクセスする為に送出するアドレスを監視し、ア
ドレスが予め定められたアドレス領域内を指定するか否
かを判定するアクセス領域判定手段と、アクセス領域判
定手段が、転送部から送出されるアドレスがアドレス領
域内を指定すると判定した場合に、転送部が転送先に転
送する情報の、各語内のビット配列を反転するビット反
転手段とを設ける様に構成する。

〔産業上の利用分野〕

本発明は、プロトコルの異なる通信網間の情報転送を可
能とするプロトコル変換装置の改良に関する。

例えばファクシミリ通信網等の通信網に収容する端末装
置間で情報を転送する場合に、接続端子配列、文字コー
ド、伝送手順等の通信規約（所謂プロトコル）を予め定
めて置き、該プロトコルに準拠した端末装置相互で情報
の転送を可能としている。

この種のプロトコルは、例えばファクシミリ通信網とパ
ケット通信網との如く、異種の通信網間では一致してい
ない場合が多く、異種の通信網に収容されている端末装
置間で情報を転送する為には、一方の通信網から他方の
通信網へ情報を伝達する際に、プロトコル変換手段が必
要となる。

〔従来の技術〕

第３図は本発明の対象となる異種通信網間情報転送の一
例を示す図であり、第４図はファクシミリ通信網内デー
タ形式を例示する図であり、第５図はパケット通信網内
データ形式を例示する図である。

第３図においては、ファクシミリ通信！ｉ４１とパケッ
ト通信Ｍ４２とが中継線３を経由して接続されている。

ファクシミリ通信網１内を転送される情報１゜は、第４
図に例示される如くヘッダ部Ｈと画情報Ｐとから構成さ
れ、またヘッダ部Ｉｆは着アドレスＤＡ、発アドレスＳ
Ａ、３７７１０Ｍ等を含み、更に画情報Ｐはそれぞれ８
ビットビットｂ、。乃至ｋ）ｉｔ（ｌは０乃至ｎ）から
構成される複数のバイトＢ五から構成される。

一方パケット通信綱２内の転送される情報■。

も、第５図に例示される如くヘッダ部Ｈと画情報Ｐとか
ら構成され、ヘッダ部Ｈは着アドレスＤＡ、発アドレス
ＳＡ、３７７１０Ｍ等を含み、画情報Ｐはそれぞれ８ビ
ツトビツトｂｉ７乃至ｂｉ。（ｉは０乃至ｎ）から構成
される複数のパイ）Ｂｉから構成される。

第４図と第５図とを比較すると、ヘッダ部Ｈは何れも同
一であるが、画情報Ｐは、各バイトＢｉを構成するビッ
トの配列が、互いに反転した関係にある。

従って、ファクシミリ通信ｙ４１に収容されるファクシ
ミリ端末装置（ＦＡＸ）４がら、パケット通信ｍ２に収
容されるパケット端末装置（ＰＴ）５に対して画情報Ｐ
を転送可能とする為には、ファクシミリ通信！ｉｌｌ内
にプロトコル変換装置６を設け、ファクシミリ端末装置
（ＦＡＸ）４が送出する第４図に示す如き情報Ｉ、を、
プロトコル変換装置６で第５図に示す如き情報！、に変
換した後、中継線３を経由してパケット通信′ｔ！１２
に伝達する必要がある。

第６図は従来あるプロトコル変換装置の一例を示す図で
ある。

第３図乃至第６図において、プロトコル変換装置６内の
記憶部（ＭＭ）６２の所定領域には、ファクシミリ端末
装置（ＦＡＸ）４から送出された情ｔ［ａｒｒが、各ア
ドレスに一バイト宛格納されているものとする。

なお１ｉ　ＪＨのへンダ部Ｈは、記憶部（ＭＭ）６２の
アドレス領域ａＨＨ乃至アドレスａｎｔに格納されてお
り、画情報Ｐは、記憶部（ＭＭ）６２のアドレス領域ａ
ＰＨ乃至アドレスａ、アに格納されているものとする。

かかる状態で、中央制御装置（ＣＣ）６１は、ビット反
転処理部（ＦＷ）６５に画情報Ｐが格納されている記憶
部（ＭＭ）６２の領域、即ちアドレスａＰＨ乃至ａｒｔ
を伝達し、ビット反転処理を開始させる。

ビット反転処理部（ＦＷ）６５は、記憶部（ＭＭ）６２
のアドレス領域ａＰＨ乃至ａＦＴに格納されている各バ
イトＢ、を順次抽出し、８ピッ１−ｂ、。

乃至ｂ４７の配列を反転処理してビンＦ　ｂ　；ｙ乃至
す、。の順に変更し、それぞれ元のアドレス領域ａＰＭ
乃至ａ、アに格納する。

画情報Ｐを構成する総てのバイトロ０乃至Ｂ７に対して
ビット配列の反転処理が完了すると、記憶部（ＭＭ）６
２のアドレス領域ａＨＨ乃至ａｐｒにはパケット通信ｙ
４２内を転送可能な情報１．が格納されることとなる。

かかる状態で中央制御装置（ＣＧ）６１は、ダイレクト
メモリアクセス制御部（ＤＭＡＣ）６４に・情報１．の
、記憶部（ＭＭ）６２における先頭アドレスａＨＮとバ
イト数とを伝達し、情報■。

を回線対応部（ＬＵ）６３に収容されている中継線３に
送出する様に指示する。

ダイレクトメモリアクセス制御部（ＤＭＡＣ）６４は、
中央制御装置（ＣＣ）６１から指示された記憶部（ＭＭ
）６２内のアドレス領域ａＨＮ乃至ａＦＴから順次ヘッ
ダ部Ｈおよび画情報Ｐを一バイト宛抽出し、共通バス６
６および回線対応部（ＬＵ）６３を介して中継線３に送
出する。

〔発明が解決しようとする課題〕

以上の説明から明らかな如く、従来あるプロトコル変換
装置においては、ダイレクトメモリアクセス制御部（Ｄ
ＭＡＣ）６４が記憶部（ＭＭ）６２に格納されている情
報ＩＦを中継線３に送出するに先立ち、ビット反転処理
部（ＦＷ）６５が中央制御装置（ＣＣ）６１からの指示
に基づき、画情報Ｐを構成する各バイトＢ、内の８ビツ
トｂム。

乃至ｂｉ？のピント配、列の反転処理を実行する為、ビ
ット配列の反転処理に多くの時間を費やす恐れがあった
。

本発明は、情報のビット配列の反転を必要とするプロト
コル変換を、極力短時間に実行可能とするプロトコル変
換装置を実現することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、１００は情報を記憶する記憶部、２０
０は情報の転送先、３００は記憶部１００に格納されて
いる情報を一語宛抽出し、転送先２００に転送する転送
部である。

４００は、本発明により設けられたアクセス領域判定手
段である。

５００は、本発明により設けられたピッＩ・反転手段で
ある。

〔作用〕

アクセス領域判定手段４００は、転送部３００が記憶部
１００にアクセスする為に送出するアドレスを監視し、
アドレスが予め定められたアドレス領域内を指定するか
否かを判定する。

ビット反転手段５００は、アクセス領域判定手段４００
が、転送部３００から送出されるアドレスが前記アドレ
ス領域内を指定すると判定した場合に、転送部３００が
転送先２００に転送する情報の、各語内のビット配列を
反転する。

従って、転送部が情報を転送先に転送する過程で、所要
のビット配列が反転されることとなり、転送に先立ちビ
ット配列の反転処理を実行する必要が無くなり、当該プ
ロトコル変換装置のプロトコル変換に要する時間が大幅
に短縮される。

〔実施例〕 以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるプロトコル変換装置を
示す図である。なお、全図を通じて同一符号は同一対象
物を示す、また対象とする異種通信網間情報転送は第３
図に示す通りとし、ファクシミリ通信網内データ形式お
よびパケット通信網内データ形式は、それぞれ第４図お
よび第５図に示す通りとする。

第２図においては、第１図における記憶部１００として
記憶部（ＭＭ）６２が示され、第１図における転送先２
００として回線対応部（ＬＵ）６３に収容される中継線
３が示され、第１図における転送部３００として、中央
制御装置（ＣＣ）６１からの指示に基づき動作するダイ
レクトメモリアクセス制御部（ＤＭＡＣ）６４が示され
、更に第１図におけるアクセス領域判定手段４００とし
てアドレスデコーダ（ＡＤＣ）６７が設けられ、また第
１図におけるビット反転手段５００としてビット反転部
（ＢＲＶ）６８が設けられている。

第２図乃至第５図において、プロトコル変換装置６内の
記憶部（ＭＭ）６２の、アドレス領域ａ■乃至ａｐアに
は、ファクシミリ通信網１に収容されるファクシミリ端
末装置（ＦＡＸ）４から、パケソト通信網２に収容され
るパケット端末装置（ＰＴ）５に転送する為に送出され
た第４図に示す如き情報Ｉ２が、格納されているものと
する・かかる状態で、中央制御装置（ＣＣ）６１は、ア
ドレスデコーダ（ＡＤＣ）６７内のコマンドデコーダ（
ＣＤＣ）６７１に、情報■「をパケット通信Ｍ４２内を
転送可能な情報■２にプロトコル変換する為に、ビット
配列を反転すべき画情報Ｐが格納されている記憶部（Ｍ
Ｍ）６２のアドレス領域ａＰＮ乃至ａＰＴの設定を指示
するコマンドを伝達すると共に、ダイレクトメモリアク
セス制御部（ＤＭＡＣ）６４に、情報■、の、記憶部（
ＭＭ）６２における先頭アドレスａＨＨとバイト数とを
伝達し、情報■、を回線対応部（ＬＵ）６３に収容され
ている中継線３に送出する様に指示する。

コマンドデコーダ（ＣＤＣ）６７１は、中央制御装置（
ＣＧ）６１から伝達されたコマンドを解析し、コマンド
に指示されるアドレス領域ａＰ）Ｉ乃至ａｐｒを、レジ
スタ部（ＲＥＧ）６７２に設定する。

一方ダイレクトメモリアクセス制御部（ＤＭＡＣ）６４
は、記ｔα部（ＭＭ）６２から情報！、を抽出する為の
アドレスａを、先ず情報ＩＰの先頭アドレスａＨＨに設
定して共通バス６６１に送出し、記憶部（ＭＭ）６２の
該当アドレスａＨＨに格納されているヘッダ部Ｈの先頭
−バイト（例えば着アドレスＤＡ）を抽出する。

ダイレクトメモリアクセス制御部（ＤＭＡＣ）６４が共
通バス６６１に送出したアドレスａ　　（＝ａ、ＩＮ）
は、アドレスデコーダ（ＡＤＣ）６７の比較部（ＣＭＰ
）６７３にも伝達される。

比較部（ＣＭＰ）６７３は、共通バス６６１から到着し
たアドレスａと、レジスタ部（ＲＥＧ）６７２に設定さ
れているアドレス領域ａＰＨ乃至ａ門とを比較し、アド
レスａがアドレス領域ａｐＨ乃至ａＰＴの外にあること
を識別すると、論理“０”に設定した一致信号ｅを出力
し、ゲート６７４を遮断状態に設定する。

遮断状態に設定されたゲート６７４は、論理“０”に設
定された切替信号Ｓを出力し、ビット反転部（ＢＲＶ）
６８に人力する。

ピント反転部（ＢＲＶ）６８においては、論理“０”に
設定された切替信号Ｓが直接バスドライバ（ＢＤＶ）Ｇ
ａ４および６８４に入力されると共に−、インバータ６
８５を介して論理“ｌ”に論理値反転された後、バスド
ライバ（ＢＤＶ）６８１および６８２に入力される。

バスドライバ（ＢＤＶ）６８１乃至６８４は、論理“１
”に設定された切替信号Ｓが入力されると導通状態とな
り、論理“Ｏ”に設定された切替信号Ｓが入力されると
遮断状態となる。

従って、ダイレクトメモリアクセス制御部（ＤＭＡＣ）
６４が記憶部（ＭＭ）６２のアドレスａ■から抽出し、
共通バス６６、に送出した着アドレスＤＡは、遮断状態
にあるバスドライバ（ＢＤＶ）６８３および６８４を経
由すること無＜、導通状態にあるバスドライバ（ＢＤＶ
）６８１を介して、ビット配列を反転すること無くバス
ドライバ（ＢＤＶ）６８２に伝達され、導通状態にある
ハスドライバ（ＢＤＶ）６８２を介して共通バス６６、
に送出され、回線対応部（ＬＵ）６３を介して中′ｍ線
３に送出される。

以下同様にして、ダイレクトメモリアクセス制御部（Ｄ
ＭＡＣ）６４は、共通バス６６、に送出するアドレスａ
を−アドレス宛歩進させ乍ら、前述と同様の過程で、ア
ドレスａに格納されている情報Ｉ、の各バイトの、中継
線３への転送を試みる。

ダイレクトメモリアクセス制御部（ＤＭＡＣ）６４が情
報ＩＦのヘッダ部Ｈを転送し終わる迄は、共通バス６６
□に送出するアドレスａはアドレス領域ａＨ１ｌ乃至ａ
ｌｌＴ内にあり、比較部（ＣＭＰ）Ｇ７３はアドレスａ
がアドレス領域ａＰＨ乃至ａＰＴの外にあると識別する
為、一致信号ｅおよび切替信号Ｓは何れも論理“０”に
設定され、ビット反転部（ＢＲＶ）６８においては、バ
スドライバ（ＢＤＶ）６８１および６８２が導通状態と
なり、バスドライバ（ＢＤＶ）６８３および６８２が遮
断状態となり、前述と同様に、ダイレクトメモリアクセ
ス制御部（ＤＭＡＣ）６４が記憶部（ＭＭ）６２のアド
レス領域１１乃至ａＨｔから順次抽出したヘッダ部Ｈを
構成する各バイトは、ビット配列を反転されること無く
、共通バス６６、に送出され、中継線３に送出される。

更にダイレクトメモリアクセス制御部（ＤＭＡＣ）６４
が、情報ｒｔＯ画情報Ｐの転送を開始する為、アドレス
ａを歩進させてアドレスａＰＮとし、共通バス６６、に
送出すると、比較部（ＣＭＰ）６７３は共通バス６６１
から到着するアドレスａ（＝ａｒｎ）が、レジスタ部（
ＲＥＧ）６７２に設定されているアドレス５１ｋＡａ　
ＰＨ乃至ａＰｉ内にあることを識別し、論理１１１１１
に設定された一致信号ｅを出力し、ゲート６７４に入力
する。

一方データ転送処理中のダイレクトメモリアクセス制御
部（ＤＭＡＣ）６４からは、論理“ｌ”に設定された転
送処理信号ｔが出力され、アドレスデコーダ（ＡＤＣ）
６７内のゲート６７４に入力される為、ゲート６７４は
論理１１゛に設定された切替信号Ｓを出力し、ピント反
転部（ＢＲＶ）６８に入力する。

ビット反転部（ＢＲＶ）６８においては、論理“ｌ”に
設定された切替信号Ｓが直接バスドライバ（ＢＤＶ）６
８３および６８４に入力されて導通状態に設定すると共
に、インバータ６８５を介して論理“０”に論理値反転
された後、バスドライバ（ＢＤＶ）６８１および６８２
に入力されて遮断状態に設定する。

従って、ダイレクトメモリアクセス制御部（ＤＭＡＣ）
６４が記憶部（ＭＭ）６２のアドレスａＩから抽出し、
共通バス６６１に送出した画情報ＰのバイトＢｅ　　（
＝ｂｏ。乃至す、、）は、遮断状態にあるバスドライバ
＜ＢＤＶ）６８１および６８２を経由すること無く、導
通状態にあるバスドライバ（ＢＤＶ）６８３を介して、
ビット配列をビットｂ＠’ｒ乃至ｂｅ、に反転された後
、バスドライバ（ＢＤＶ）６８４に伝達され、導通状態
にあるバスドライバ（ＢＤＶ）６８４を介して共通バス
６６ｋに送出され、回線対応部（ＬＵ）６３を介して中
継！３に送出される。

以下同様にして、ダイレクトメモリアクセス制御部（Ｄ
ＭＡＣ）６４は、共通バス６６、に送出するアドレスａ
を、中央制御装置（ＣＣ）６１がら指示されたアドレス
ａＰＴに達する迄、−７）’Ｌ。

ス宛歩進させ乍ら、前述と同様の過程で、画情報Ｐの各
パイ）Ｂｌ乃至Ｂ、を順次抽出する。

ダイレクトメモリアクセス制御部（ＤＭＡＣ）６４が画
情報Ｐを転送し終わる間、アト・レスａはアドレス領域
ａ□乃至ａｐｔ内にある為、比較部（ＣＭＰ）６７３は
論理”Ｉ”に設定された一致信号ｅを出力し、またゲー
ト６７４は論理“１”に設定された切替信号Ｓを出力す
る結果、ビット反転部（ＢＲＶ）６８においては、バス
ドライバ（ＢＤＶ）６８３および６８４が導通状態とな
り、ハスドライバ（ＢＤＶ）６８１および６８２が遮断
状態となり、前述と同様に、ダイレクトメモリアクセス
制御部（ＤＭＡＣ＞６４が記憶部（ＭＭ）６２から抽出
した画情報Ｐの各バイ）Ｂ＋（”ｂ＋＋＋乃至ｂｌ、）
乃至Ｂｎ　（＝ｂｆｉ。乃至ｂ７．）は、ビット配列を
反転され、バイトＢｌ　　（＝ｂｌ？乃至ｂ　＋ｏ）乃
至Ｂ、（＝ｂ、、乃至ｂ　ｎｏ）に変換されて共通バス
６６、に送出され、中継線３に送出される。

以上の説明から明らかな如く、本実施例によれば、中央
制御装置（ＣＣ：）６１はアドレスデコーダ（ＡＤＣ）
６７にアドレス領域ａ□乃至ａｒｔの設定を指示するコ
マンドを伝達すると共に、直ちにダイレクトメモリアク
セス制ｍｆａ　（Ｄ　Ｍ　Ａ　Ｃ）６４に記憶部（ＭＭ
）６２のアドレス領域ａＨＨ乃至ａｐｒに格納されてい
る情報■、の転送を開始させ、ダイレクトメモリアクセ
ス制御部（ＤＭＡＣ）６４が記憶部（ＭＭ）６２からヘ
ッダ部Ｈを転送する間は、アドレスデコーダ（ＡＤＣ）
６７がビット反転部（ＢＲＶ）６Ｂ内にバスドライバ（
ＢＤＶ）６８１および６８２を経由する転送経路を設定
させる為、ヘッダ部Ｈを構成する各バイト（着アドレス
ＤＡ、発アドレスＳＡ、コマンドＣＭ等々）は、ビット
配列を反転されること無く中継線３に送出され、またダ
イレクトメモリアクセス制御部（ＤＭＡＣ）６４が画情
報Ｐを転送する間は、ビット反転部（ＢＲＶ）６８内の
パスドライバ（ＢＤＶ）６８３および６８４を経由する
転送経路を設定させる為、画情報Ｐを構成する各バイト
Ｂ０乃至Ｂ、％は、ビット配列を反転されて中継線３に
送出されることとなり、ファクシミリ端末装置（ＦＡＸ
）４が送出した情報ＩＦが、パケット通信網２内を転送
可能な情報■、へと変換され乍ら送出されることとなる
。

なお、第２図乃至第５図はあく迄本発明の一実施例に過
ぎず、例えば本発明の対象は、ファクシミリ通信網ｌ内
の情報Ｉｙからパケット通信網２内の情報Ｉ、へのプロ
トコル変換に限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。

〔発明の効果〕

以上、本発明によれば、転送部が情報を転送先に転送す
る過程で、所要のビット配列が反転されることとなり、
転送に先立ちビット配列の反転処理を実行する必要が無
くなり、当該プロトコル変換装置のプロトコル変換に要
する時間が大幅に短縮される。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるプロトコル変換装置を示す図、第３図は本発
明の対象となる異種通信網間情報転送の一例を示す図、
第４図はファクシミリ通信網内データ形式を例示する図
、第５図はパケット通信網内データ形式を例示する図、
第６図は従来あるプロトコル変換装置の一例を示す図で
ある。 図において、１はファクシミリ通信網、２はパケット通
信網、３は中！ａ線、４はファクシミリ端末装置（ＦＡ
Ｘ）　、５はパケット端末装置（ＰＴ）、６はプロトコ
ル変換装置、６１は中央制御装置（ＣＣ）１．６２は記
憶部（ＭＭ）　、６３は回線対応部（ＬＵ）、６４はダ
イレクトメモリアクセスＭ？１１部（ＤＭＡＣ）　、６
５はビット反転処理部（ＦＷ）、６６．６６、および６
６ｂは共通バス、６７はアドレスデコーダ（ＡＤＣ）　
、６８はビット反転部（ＢＲＶ）　、１００は記憶部、
２００は転送先、３００は転送部、４００はアクセスｉ
ｉ■域判定手段、５００はビット反転手段、６７１はコ
マンドデコーダ（ＣＤＣ）　、６７２はレジスタ部（Ｒ
ＥＧ）　、６７３は比較部（ＣＭＰ）　、６７４はゲー
ト、６８１乃至６８４はバストライバネ４６８月の原理
図 半　（図 亭 フ？２シミリ禾同内デー７形弐 考１　４　　σｎ

Claims (1)

1. 【特許請求の範囲】 記憶部（１００）に格納されている情報を一語宛抽出し
   、転送先（２００）に転送する転送部（３００）を具備
   する装置において、 前記転送部（３００）が前記記憶部（１００）にアクセ
   スする為に送出するアドレスを監視し、該アドレスが予
   め定められたアドレス領域内を指定するか否かを判定す
   るアクセス領域判定手段（４００）と、 前記アクセス領域判定手段（４００）が、前記転送部（
   ３００）から送出されるアドレスが前記アドレス領域内
   を指定すると判定した場合に、前記転送部（３００）が
   前記転送先（２００）に転送する情報の、各語内のビッ
   ト配列を反転するビット反転手段（５００）とを設ける
   ことを特徴とするプロトコル変換装置。