JPH02250672A - インバータのオンディレイ回路 - Google Patents
インバータのオンディレイ回路Info
- Publication number
- JPH02250672A JPH02250672A JP1069890A JP6989089A JPH02250672A JP H02250672 A JPH02250672 A JP H02250672A JP 1069890 A JP1069890 A JP 1069890A JP 6989089 A JP6989089 A JP 6989089A JP H02250672 A JPH02250672 A JP H02250672A
- Authority
- JP
- Japan
- Prior art keywords
- gate signal
- circuit
- delay
- signal
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、インバータのオンディレィ回路に関する。
B1発明の概要
本発明は、ディレィデータが設定されるラッチ回路と、
このデータが入力され、ゲート信号の立ち上がりにより
カウントを開始するカウンタ回路と、このカウンタ回路
のカウントアツプ時の信号によりセットされ、ゲート信
号の立ち下がりによりリセットされてオンディレィゲー
ト信号を出力するようになし、デイレイ時間をソフトウ
ェアによって設定、変更がなしうるようにしたものであ
る。
このデータが入力され、ゲート信号の立ち上がりにより
カウントを開始するカウンタ回路と、このカウンタ回路
のカウントアツプ時の信号によりセットされ、ゲート信
号の立ち下がりによりリセットされてオンディレィゲー
ト信号を出力するようになし、デイレイ時間をソフトウ
ェアによって設定、変更がなしうるようにしたものであ
る。
C1従来の技術
従来インバータの正側主回路素子と負側主回路素子の短
絡を防ぐためオンディレィ回路が用いられる。第3図は
オンディレィ回路32を設けたインバータを示すもので
、オンディレィ回路32は第4図に示すように構成され
ており、PWM発生回路31よりのゲート信号、例えば
Uゲート信号に抵抗RとコンデンサCとによりデイレイ
タイムを取り、ベースドライブ回路33を介してインバ
ータ部34のトランジスタの導通を制御している。
絡を防ぐためオンディレィ回路が用いられる。第3図は
オンディレィ回路32を設けたインバータを示すもので
、オンディレィ回路32は第4図に示すように構成され
ており、PWM発生回路31よりのゲート信号、例えば
Uゲート信号に抵抗RとコンデンサCとによりデイレイ
タイムを取り、ベースドライブ回路33を介してインバ
ータ部34のトランジスタの導通を制御している。
D9発明が解決しようとする課題
しかし、上記オンディレィ回路は、■デイレイタイムを
変更する場合、抵抗R又はコンデンサCの定数を変更す
る必要があり、その変更に手間がかる、■抵抗R又はコ
ンデンサの定数及びインバータ素子等のロジック素子の
スレッショルド電圧には必ずバラツキがあるので、これ
により、デイレイタイムに絶対誤差、相対誤差を生ずる
、等の欠点がある。
変更する場合、抵抗R又はコンデンサCの定数を変更す
る必要があり、その変更に手間がかる、■抵抗R又はコ
ンデンサの定数及びインバータ素子等のロジック素子の
スレッショルド電圧には必ずバラツキがあるので、これ
により、デイレイタイムに絶対誤差、相対誤差を生ずる
、等の欠点がある。
本発明は、従来の技術の有するこのような問題点に鑑み
てなされたものであり、その目的とするところは、デイ
レイタイムをソフトウェアにて簡単正確に設定又は変更
しうるインバータのオンディレィ回路を提供することに
ある。
てなされたものであり、その目的とするところは、デイ
レイタイムをソフトウェアにて簡単正確に設定又は変更
しうるインバータのオンディレィ回路を提供することに
ある。
E0課題を解決するための手段
上記目的を達成するために、本発明におけるインバータ
のオンディレィ回路は、ディレィデータが設定されるラ
ッチ回路と、このラッチ回路のデータが人力され、ゲー
ト信号発生回路よりのゲート信号の立ち上がりと同時に
カウントを開始するカウンタ回路と、このカウンタ回路
のカウントアツプ時の信号によりセットされ、前記ゲー
ト信号の立ち下がりと同時にリセットされてオンディレ
ィゲート信号を出力するフリップフロップ回路とよりな
るものである。
のオンディレィ回路は、ディレィデータが設定されるラ
ッチ回路と、このラッチ回路のデータが人力され、ゲー
ト信号発生回路よりのゲート信号の立ち上がりと同時に
カウントを開始するカウンタ回路と、このカウンタ回路
のカウントアツプ時の信号によりセットされ、前記ゲー
ト信号の立ち下がりと同時にリセットされてオンディレ
ィゲート信号を出力するフリップフロップ回路とよりな
るものである。
26作用
ラッチ回路に設定されるカウント数データはソフトウェ
アにより設定、変更できる。
アにより設定、変更できる。
ラッチ回路に設定されたデータはカウンタに入力され、
カウンタはゲート信号発生回路よりのゲート信号の立ち
上がりによりカウント開始し、カウントアツプするとキ
ャリー信号を出力する。
カウンタはゲート信号発生回路よりのゲート信号の立ち
上がりによりカウント開始し、カウントアツプするとキ
ャリー信号を出力する。
フリップ70ツブはカウンタのキャリー信号でセットさ
れ、ゲート信号の立ち下がりによりリセットするので、
フリップフロップはゲート信号のオン上りカウンタのカ
ウント時間遅れてオンし、ゲート信号のオフと同時にオ
フとなるオンディレィゲート信号を発生する。
れ、ゲート信号の立ち下がりによりリセットするので、
フリップフロップはゲート信号のオン上りカウンタのカ
ウント時間遅れてオンし、ゲート信号のオフと同時にオ
フとなるオンディレィゲート信号を発生する。
G、実施例
本発明の実施例について図面を参照して説明する。
第1図はlゲート分のオンディレィ回路、第2図は第1
図回路の各部信号関係を示すタイムチャートである。
図回路の各部信号関係を示すタイムチャートである。
第1図において、ラッチ回路lは、書込信号WRによっ
て図示しないマイクロプロセッサより設定されるカウン
ト数を保持する。
て図示しないマイクロプロセッサより設定されるカウン
ト数を保持する。
カウンタ回路2は、ラッチ回路1に保持されたカウント
数が入力され、ゲート信号(例えば、Uゲート信号)が
立ち上がると、基準クロック信号aでカウントし、入力
されたカウント数カウントするとカウントアツプし、キ
ャリー信号Cを出力する。
数が入力され、ゲート信号(例えば、Uゲート信号)が
立ち上がると、基準クロック信号aでカウントし、入力
されたカウント数カウントするとカウントアツプし、キ
ャリー信号Cを出力する。
フリップフロップ3は、カウンタ回路2よりのキャリー
信号でセットされ、ゲート信号すの立ち下がりによりリ
セットされて、ゲート信号すよりデイレイタイムTo立
ち上がりの遅れたデイレイ後のゲート信号dを出力する
ようになっている。
信号でセットされ、ゲート信号すの立ち下がりによりリ
セットされて、ゲート信号すよりデイレイタイムTo立
ち上がりの遅れたデイレイ後のゲート信号dを出力する
ようになっている。
本発明は、このように構成されており、前記デイレイタ
イムTDは、基準クロックの周期とカウント数の積であ
り、カウント数はソフトウェアによって設定することが
できるので、デイレイタイムを任意に設定、変更するこ
とができる。
イムTDは、基準クロックの周期とカウント数の積であ
り、カウント数はソフトウェアによって設定することが
できるので、デイレイタイムを任意に設定、変更するこ
とができる。
H1発明の効果
本発明は、上述のとおり構成されているので、次に記載
する効果を奏する。
する効果を奏する。
■デイレイタイムをソフトウェアにより設定、変更が可
能であるので、インバータの種々の主回路素子(パワー
トランジスタ、IGBT、FET等)に容易に対応でき
る。
能であるので、インバータの種々の主回路素子(パワー
トランジスタ、IGBT、FET等)に容易に対応でき
る。
■デイレイタイムの誤差は最大1クロック分であるので
、短い周期のクロックを使用することにより、デイレイ
タイムのバラツキ乃至誤差を小さくすることができる。
、短い周期のクロックを使用することにより、デイレイ
タイムのバラツキ乃至誤差を小さくすることができる。
■デジタル回路で構成されているため、温度、電圧、経
年変化等によりデイレイタイムに誤差を生ずることがな
い。
年変化等によりデイレイタイムに誤差を生ずることがな
い。
■ラッチ回路の入力であるディレィデータをデツプスイ
ッチと書込信号用スイッチ等のハードウェアで構成すれ
ば、マイコンを用いない制御装置への適用も可能である
。
ッチと書込信号用スイッチ等のハードウェアで構成すれ
ば、マイコンを用いない制御装置への適用も可能である
。
第1図は本発明の実施例を示すブロック回路図、第2図
は第1図回路の各部信号関係を示すタイムチャート、第
3図はインバータの構成を示す回路図、第4図は従来l
アーム分のゲートオンディレィ回路図である。 第3図 外2名 + 第4図
は第1図回路の各部信号関係を示すタイムチャート、第
3図はインバータの構成を示す回路図、第4図は従来l
アーム分のゲートオンディレィ回路図である。 第3図 外2名 + 第4図
Claims (1)
- (1)ディレイデータが設定されるラッチ回路と、この
ラッチ回路のデータが入力され、ゲート信号発生回路よ
りのゲート信号の立ち上がりと同時にカウントを開始す
るカウンタ回路と、このカウンタ回路のカウントアップ
時の信号によりセットされ、前記ゲート信号の立ち下が
りと同時にリセットされてオンディレイゲート信号を出
力するフリップフロップ回路とよりなることを特徴とす
るインバータのオンディレイ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1069890A JPH02250672A (ja) | 1989-03-22 | 1989-03-22 | インバータのオンディレイ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1069890A JPH02250672A (ja) | 1989-03-22 | 1989-03-22 | インバータのオンディレイ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02250672A true JPH02250672A (ja) | 1990-10-08 |
Family
ID=13415772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1069890A Pending JPH02250672A (ja) | 1989-03-22 | 1989-03-22 | インバータのオンディレイ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02250672A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0232765A (ja) * | 1988-07-19 | 1990-02-02 | Mitsubishi Electric Corp | 電力変換装置 |
-
1989
- 1989-03-22 JP JP1069890A patent/JPH02250672A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0232765A (ja) * | 1988-07-19 | 1990-02-02 | Mitsubishi Electric Corp | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1507523A (en) | Pulse gating circuits and internal combustion engine control circuits including such gating circuits | |
US3989960A (en) | Chattering preventive circuit | |
JPH02250672A (ja) | インバータのオンディレイ回路 | |
JP2775822B2 (ja) | インバータのオンディレイ回路 | |
JP2775821B2 (ja) | インバータのオンディレイ回路 | |
JPS6316711A (ja) | タイミング装置 | |
US3924193A (en) | Logic circuit including J-K flip flop providing output pulse in respose to longer duration input pulse | |
US4164712A (en) | Continuous counting system | |
JPS6076807A (ja) | クロツク整形回路 | |
GB1393570A (en) | Device for electrical counting | |
KR940006610Y1 (ko) | 인버터 장치의 온시간 지연 가변회로 | |
JPS6233394Y2 (ja) | ||
KR930004271B1 (ko) | 바이너리 카운터 | |
JPS6347083Y2 (ja) | ||
JPH0193916A (ja) | 同期式状態保持回路 | |
JPH09238056A (ja) | パルス幅制御回路 | |
JPS61269737A (ja) | タイマ割り込み補正回路 | |
JPH063457Y2 (ja) | 集積回路 | |
SU706920A1 (ru) | Рециркул ционный формирователь импульсов | |
JPS6128426Y2 (ja) | ||
JPS5934188Y2 (ja) | 信号入力回路 | |
JPH0352326A (ja) | パワーオンリセット回路 | |
JPS6399277U (ja) | ||
JPS6170210U (ja) | ||
JPS6087518A (ja) | 単安定発振装置 |