JPH02245853A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH02245853A
JPH02245853A JP1066254A JP6625489A JPH02245853A JP H02245853 A JPH02245853 A JP H02245853A JP 1066254 A JP1066254 A JP 1066254A JP 6625489 A JP6625489 A JP 6625489A JP H02245853 A JPH02245853 A JP H02245853A
Authority
JP
Japan
Prior art keywords
hardware
interface
microprogram
controls
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066254A
Other languages
English (en)
Inventor
Masahiro Kishi
岸 昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1066254A priority Critical patent/JPH02245853A/ja
Publication of JPH02245853A publication Critical patent/JPH02245853A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要コ シ〒ケンサをもつハードウェアにより制御されるインタ
フェース中の、該ハードウェアの動作記録により障害検
出を行うデータ処理装置に関し、 従来は、インタフェースのハードウェアの動作記録のた
めの専用回路を設け、一定時間ごとに、又はある条件発
生時に、動作状態を記録しており、このため、ハードウ
ェアの増大や複雑化を生じていた問題の解決を目的とし
、シーケンステーブル上にマイクロプログラムの実行装
置からセット/リセットできるストップビットを設け、
シーケンステーブルの読み出し時に、上記ストップビッ
トがセットされていた時には、インタフェースを制御す
る)\−ドウエアの動作を停止すると共に、マイクロプ
ログラムの実行装置が上記インタフェースを制御するハ
ードウェアの状態を読み込み記録する手段を設けて構成
する。
[産業上の利用分野] シーケンサをもつハードウェアにより制御されるインタ
フェースにより外部装置と接続され、マイクロプログラ
ムにより制御されるデータ処理装置であって、特に外部
装置とのインタフェースを制御するハードウェアの動作
を記録することにより障害検出を行うデータ処理装置に
関する。
[従来の技術] 従来、シーケンサをもつハードウェアにより制御される
インタフェースにより外部装置と接続され、マイクロプ
ログラムにより制御されるデータ処理装置において、イ
ンタフェースを制御するハードウェアの動作を記録する
方法としては、記録するための回路を設けて、一定時間
ごとに、又はある条件発生時に、ハードウェアの状態を
記録することにより実現していた。また、このような回
路を設けていない場合には、外部装置とのインタフェー
ス信号にロジックアナライザ等を接続し、それらの信号
の動きからハードウェアの動作を類推し、障害検出を行
っていた。
[発明が解決しようとする課a] しかし、このような方法ではハードウェアの動作を記録
する時にしか使われない回路のためにハードウェアの増
大や複雑化という問題点があった。
本発明は、以上の問題点を解決するためになされたもの
で、その目的は、ハードウェアの増大や複雑化を招くこ
となく、障害検出に役立つ機能を提供することにある。
[課題を解決するための手段] 本発明によれば、上述の目的は、前記特許請求の範囲に
記載した手段により達成される。
すなわち、本発明は、請求項1記載の発明については、 外部装置からの信号と現在実行中のシーケンスを基にア
ドレスを求め、咳アドレスを用いて書き替え可能なメモ
リで構成されたシーケンステーブルを読み出し、該読み
出しデータによりシーケンスを更新するシーケンサをも
つ/%−ドウエアにより制御を行なうインタフェースに
より外部装置と接続され、マイクロプログラムの実行に
よりシステム全体が制御されるデータ処理装置において
、 シーケンステーブル上にマイクロプログラムの実行装置
からセット/リセットできるストップビットを設け、シ
ーケンステーブルを読み出した時、該ストップビットが
セットされている場合には、マイクロプログラムを実行
するためのハードウェアの動作は停止させずに、以後該
インタフェースを制御するハードウェアの動作を停止す
る第一の手段、上記第一の手段により該インタフェース
を制御する/’%−ドウエアの動作が停止したことをマ
イクロプログラムの実行装置に通知する第二の手段、該
インタフェースを制御するハードウェアの動作が停止し
ている状態でマイクロプログラムの実行装置が該インタ
フェースを制御するハードウェアの状態を読込み記録し
、または該インタフェースを制御するハードウェアの状
態を書き替える第三の手段、マイクロプログラムの実行
装置から該インタフェースを制御するハードウェアの動
作の停止を解除する第四の手段を具備し、マイクロプロ
グラムの実行装置が任意の状態で該インタフェースを制
御するハードウェアの動作を停止し、前期第三の手段に
より該インタフェースを制御するハードウェアの状態を
読込み記録するデータ処理装置である。
また、請求項2記載の発明については、外部装置からの
信号に異常が生じた時に読みだされるシーケンステーブ
ルのストップビットを予めセットしておくことにより、
外部装置からの信号が異常動作状態になった時、該イン
タフェースを制御するハードウェアの動作を停止し、以
後のインタフェース動作をマイクロプログラムの実行装
置により制御させる請求項1記載のデータ処理装置であ
る。
[作 用] 本発明はシーケンステーブル上にマイクロプログラムの
実行装置からセット/リセットできるストップビットを
設け、シーケンステーブルを読み出した時、ストップビ
ットがセットされていたら、マイクロプログラムを実行
するだめのハードウェアの動作は停止させずに、以後該
インタフェースを制御するハードウェアの動作を停止す
ると共に、該インタフェースを制御するハードウェアの
動作が停止したことをマイクロプログラムの実行装置に
通知し、該インタフェースを制御するハードウェアの動
作が停止している状態で、マイクロプログラムの実行装
置が該インタフェースを制御するハードウェアの状態を
読込み記録し、障害検出を容易に行うことができるよう
にしたものである。
[実施例コ 本発明の一実施例として、通信制御処理装置(CCP)
中のチャネルアダプタ (CA)に本発明を適用した場
合の例を示す。
第1図は本発明が適用される通信制御処理装置のシステ
ム構成図を示しており、1は通信制御処理装置(CCP
)の全体、2は中央制御部(CCU) 、3は主記憶部
(MS) 、4は監視装置(SVP) 、5はチャネル
アダプタ(C5#1=C3#n)、6は回線走査機構(
C5#1=C3#n) 、7は回線収容部(LIT)、
8は通信回線、9はホストのチャネルを表わしており、
該システム構成自体は周知のものである。
第2図は、通信制御処理装置(CCP)中のチャネルア
ダプタ(CA)の構成図を示しており、lOはチャネル
アダプタの全体の制御を行うマイクロプロセッサ、11
はマイクロプロセッサの動作を規定するマイクロプログ
ラムが格納された制御記憶、12はチャネルとチャネル
アダプタを接続するチャネルインタフェース制御品、1
3はチャネルインタフェース部のハードウェアの動作手
順を記憶するシーケンステーブル、14はシステムバス
制御部を表わしている。 すなわち、チャネルアダプタ
(CA)中のマイクロプロセッサlOは制御記憶11中
のマイクロプログラムにより制御動作を行ない、チャネ
ルインタフェース制御部12はシーケンステーブル13
中に記憶された動作手順に従い制御動作を行うよう構成
されている。
第3図は、チャネルインタフェース制御部の構成図を示
しており、15はシーケンス制御回路、16はシーケン
サ、17はチャネルインタフェース制御回路、18はス
トップフリップフロップ(FF)、19はレジスタ(T
AG−0) 、20はレジスタ(BUS−0) 、21
はレジスタ(TAG−i)、22はレジスタ(BUS−
i)、23.24はデータ又は信号のセレクタゲートを
表わしている。
また、図中の英記号、TAG−OUTはチャネルから送
られるデータの識別情報信号、BUS−OUTはチャネ
ルから送られるバスデータ、TAG−INはチャネルア
ダプタ(CA)からチャネルに送られるデータの識別情
報信号、BUS−INはチャネルアダプタ(CA)から
チャネルに送られるデータを表わしている。
以下、第3図に基づき、本発明の実施例の動作説明を行
う。
チャネル9からの、送信データの識別情報なるTAG−
OUT信号が、レジスタ(T A G −0)19にセ
ットされると、シーケンス制御回路15はこれを検出し
、&fTAG−OUT信号と現在実行中のシーケンスを
基にアドレスを計算し、該アドレスによりシーケンステ
ーブル13の読み出しを行なう。該読み出しデータがシ
ーケンサ16にセットされることにより、チャネルイン
タフェース制御部12のハードウェア全体が制御される
。障害発生時には、第4図のシーケンステーブルの構成
例に示すように、異常と思われるシーケンス部分とTA
G−OUT信号に対応するシーケンステーブル13のス
トップとット13aをマイクロプログラム動作によりセ
ットする。
次に、該シーケンステーブル13の該当する部分が読み
出された時に、上記ストップビット13aがセットされ
ている場合には、ストップフリップフロップ(FF)1
8をセットすると共に、シーケンス制御回路15及びマ
イクロプロセッサ10に通知する。
シーケンス制御回路15は、ストップフリップ70ツブ
(FF)18がセットされている場合には、シーケンス
テーブル13の読み出しを行うことを停止し、従ってチ
ャネルインタフェース制御部12のハードウェアの動作
は停止する。
この間に、マイクロプログラムに従って、マイクロプロ
セッサlOがチャネルインタフェース制御部12のハー
ドウェアの状態を読み込み記録する。
その後、マイクロプログラムに従い、マイクロプロセッ
サIOがストップフリップフロップ(FF)18をリセ
ットすることにより、チャネルインタフェース制御部1
2のハードウェアは再び動作を開始する。
かくして、任意の状態でハードウェアの動作を停止レマ
イクロプログラムに従いマイクロプロセッサ10がハー
ドウェアの状態を読み込み記録することが可能となる。
[発明の効果コ バードウェアの大幅な増加を伴うことなく、障害発生時
又は、指定された条件下でのインタフェースを制御する
ハードウェアの状態が記録でき、障害検出が容易となる
【図面の簡単な説明】
第1図は本発明が適用される通信制御処理装置のシステ
ム構成図、 第2図は通信制御処理装置中のチャネルアダプタの構成
図、 第3図はチャネルアダプタ中のチャネルインタフェース
制御部の構成図、 第4図はシーケンステーブルの構成例を示す図である。

Claims (1)

  1. 【特許請求の範囲】 1、外部装置からの信号と現在実行中のシーケンスを基
    にアドレスを求め、該アドレスを用いて書き替え可能な
    メモリで構成されたシーケンステーブルを読み出し、該
    読み出しデータによりシーケンスを更新するシーケンサ
    をもつハードウェアにより制御を行なうインタフェース
    により外部装置と接続され、マイクロプログラムの実行
    によりシステム全体が制御されるデータ処理装置におい
    て、 シーケンステーブル上にマイクロプログラ ムの実行装置からセット/リセットできるストップビッ
    トを設け、シーケンステーブルを読み出した時、該スト
    ップビットがセットされている場合にはマイクロプログ
    ラムを実行するためのハードウェアの動作は停止させず
    に、以後該インタフェースを制御するハードウェアの動
    作を停止する第一の手段、 上記第一の手段により該インタフェースを 制御するハードウェアの動作が停止したことをマイクロ
    プログラムの実行装置に通知する第二の手段、 該インタフェースを制御するハードウェア の動作が停止している状態でマイクロプログラムの実行
    装置が該インタフェースを制御するハードウェアの状態
    を読込み記録し、または該インタフェースを制御するハ
    ードウェアの状態を書き替える第三の手段、 マイクロプログラムの実行装置から該イン タフェースを制御するハードウェアの動作の停止を解除
    する第四の手段を具備し、 マイクロプログラムの実行装置が任意の状 態で該インタフェースを制御するハードウェアの動作を
    停止し、前期第三の手段により該インタフェースを制御
    するハードウェアの状態を読込み記録することを特徴と
    したデータ処理装置。 2、外部装置からの信号に異常が生じた時に読みだされ
    るシーケンステーブルのストップビットを予めセットし
    ておくことにより、外部装置からの信号が異常動作状態
    になった時、該インタフェースを制御するハードウェア
    の動作を停止し、以後のインタフェース動作をマイクロ
    プログラムの実行装置により制御させることを特徴とす
    る請求項1記載のデータ処理装置。
JP1066254A 1989-03-20 1989-03-20 データ処理装置 Pending JPH02245853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066254A JPH02245853A (ja) 1989-03-20 1989-03-20 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066254A JPH02245853A (ja) 1989-03-20 1989-03-20 データ処理装置

Publications (1)

Publication Number Publication Date
JPH02245853A true JPH02245853A (ja) 1990-10-01

Family

ID=13310543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066254A Pending JPH02245853A (ja) 1989-03-20 1989-03-20 データ処理装置

Country Status (1)

Country Link
JP (1) JPH02245853A (ja)

Similar Documents

Publication Publication Date Title
EP0198170A2 (en) A monitor circuit
JPH02245853A (ja) データ処理装置
US6182207B1 (en) Microcontroller with register system for the indirect accessing of internal memory via auxiliary register
JPH0621961B2 (ja) シ−ケンサの異常診断装置
JPS58181160A (ja) 緊急動作制御方式
JPS5935455B2 (ja) セイギヨソウチ
JPS59177660A (ja) 電子計算機における診断結果のロギング方式
JPH086890A (ja) 入出力制御システム
JPS62221043A (ja) 論理装置の監視回路
JPH02210515A (ja) システムのリセット方式
JPH0496832A (ja) 障害情報収集装置
JPS584365B2 (ja) リセツト制御システム
JPS59221723A (ja) 入出力制御装置の初期化終了報告方式
JPH01321513A (ja) 外部記憶機器を備えた制御装置
JPH0612292A (ja) マイクロコンピュータ
JPS59119451A (ja) 電子計算機システムの診断方式
JPS597971B2 (ja) 入出力装置の制御方式
JPS6148044A (ja) 処理装置の診断方式
JPH02263205A (ja) プログラマブル・コントローラのリモートi/o装置
JPH01293443A (ja) データ処理装置の診断方式
JPS6284354A (ja) トレース命令制御回路
JPS60142754A (ja) プログラミング装置
JPS60251438A (ja) 制御メモリ自己診断方式
JPH04307637A (ja) 擬似チャネル装置
JPH03108101A (ja) 記録再生装置