JPS60142754A - プログラミング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はストアードプログラム方式演算制御装置に対
してプログラム、データの書込、読出実行状態のモニタ
等を行うプログラミング装置に関するものである〜 〔従来技術〕 従来、この種の装置として第１図に示すものがあった。

図において、（１）はストアードプログラム方式の演算
制御装置に対してプログラム、データの書込、読出、実
行状態のモニタ等を行うプログラミング装置（以下ＰＰ
と称す。）である。（１’Ｊは本体であり、プログラム
、データの書込、読出、実行状態のモニタ等の機能の制
御機能、操作部、表示部の制御機能、演算制御装置と−
のインターフェース機能を有する。（１ｂ）は演算制御
装置との通信制御を行う通信制御部（以下ＴＳと称す。

）、（ｋ）は通信先の演算制御装置Ｎ＼、を記憶する通
信ＣｐＵＮ℃８．記憶部（以下Ｎ＼Ｍと称す。）、（１
ｄ）は演算制御装置内のエラー発生を検出するエラー検
出部（以下ＥＫと称す。）、（１ｅ）は演算制御装置内
で記憶されたエラー情報（エラー発生回数、要因、発生
場所等）を読出すエラー情報読出部（以下ＥＲと称す。

）、（１ｆ）は操作部、（１ｇ）は表示部である。（２
）はストアードプログラム方式演算制御装置（以下ＰＣ
Ｉと称す。）であり、（２ａ）は中央演算処理部（以下
ＣＰＵと称す。）、（２ｂ）はその実行手順、実行に必
要なデータを記憶するメモリ部（以下ＭＥＭと称す。）
、（２ｃ）はプログラミング装置（１）とのインターフ
ェース部（以下Ｉ／）ｉと称す。）である。（２ｄ）は
通信の制御を行う通信制御部、（２ｅ）はＰ　Ｃ（２）
内でエラーが発生した時、ＣＰＵ　（２ｂ）によりリセ
ットされるエラーフラグ（以下ＥＦと称す。）、（２ｆ
）はＰ　Ｃ（２）内でエラーが発生した時、発生エラー
に関する詳細情報を記憶するエラー情報記憶部（以下Ｅ
Ｂと称す。）である。（３）　、　（４）は（２）と同
一構成のストアードプログラム方式演算制御装置（以下
ＰＣ２□ＰＣｎと称も）である。ＰＰ（ｉ）とＰ　ＣＩ
　（２）、Ｐ　Ｃ２（３，１、・−Ｐ　Ｃｎ　（４）は
伝送路にて接続されている。

次に動作について説明する。オペレータが操作部（１ｆ
）を使用して、通信先ＰＣ（２，８・・・４）の指定を
行うと、該当のＰＣのＮ頁、　（ｌｃ）に書込まれ、該
当ＰＣに対して通信が可能となる。以下Ｐ　Ｐ　（１）
とＰ　ＣＩ（２）が通信を行う場合について説明する。

オペレータが操作部（１ｆ）を使用して、ＰＣ（２）に
要求する動作の指示を行うと、Ｐ　Ｐ　（１）はＰＣ（
２）が解読可能なレベルに指示内容を変換してＩ／Ｆ（
２ｃ）に該情報を伝送する。ＣＰＵ（２ａ）はＩ／Ｆ　
（２ｃ）を介して該情報を受取り、要求に従った動作を
実行する。このような動作により、オペレータはＰ　Ｃ
（２）のＭＥＭ　（２ｂ）に制御用プログラムを書込ん
だり、読出したり、あるいは実行状態のモニタ等を行う
ことができる。また、ＥＫ　（昆）は、伝送系の時期時
間を利用して、定期的に、Ｅ　Ｆ　（２ｅ）の内容を読
出し、Ｐ　Ｃ（２）側でエラーが発□生してないかを監
視し、エラー発生を検出すると表示部（１ｇ）の一部に
「エラー発生」のメツセージを表示する。

一方、ＣＰＵ（２ａ）は実行スタート指令が入ると、Ｍ
ＥＭ（２ｂ）の内容を順に読み出し、実行手順を解読し
てその手順に従い制御対象に対する制御動作を行う。Ｐ
　Ｃ（２）内で何らかのエラーが発生するとＣＰＵ（２
ａ）はＥ　Ｆ　（２ｅ）をセットすると同時に発生エラ
ーに関する詳細な情報をＥ・Ｂ　（２ｆ）に記憶する。

なお、１度Ｅ　Ｆ　（２ｅ）がセットされると、Ｅ　Ｆ
　（２ｅ）はＰＰ（υ側はリセットされることはないの
で、ＥＦ（２ｅ）がセットされて以降に発生したエラー
については、ＣＰＵ（２ａ）は発生エラーに関する詳細
情報をＥ　Ｂ　（２ｆ）に記憶するのみである。

オペレータは、ＰＣＩ（２）側でエラーが発生すると「
エラー発生」のメツセージにより知ることができ、操作
部（ｆ）により、エラー情報表示の指令を出すと、Ｅ　
Ｒ（ｌｅ）がＥ　Ｂ　（２ｆ）の内容を読み出して、表
示部（１ｇ）に表示する。

（５）　リＡ 従来の装置は以上のように構成されているので、オペレ
ータがＰ　Ｐ　（１）にてＰＣＩ（２）の実行状態モニ
タ中に、「エラー発生」のメツセージを見てエラーの内
容を知ろうとすれば、実行状態モニタを中断して、表示
をエラー情報表示に切換える必要があった。又、現在通
信中の演算制御装置以外の他の演算制御装置のエラー状
態を知ろうとすれば操作部（１ｆ）により通信を行う演
算制御装置を切換える必要があった。

〔発明の概要〕

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ＰＰ（１）が接続中のｎ台の演算
制御装置の内の一台と通信を行い、実行状態モニタ等を
行いながらでも、伝送系の時期時間を使用して、Ｐ　Ｐ
　（１）側で順次、通信を行う演算制御装置を切換えて
接続中のｎ台の演算制御装置すべてに対してエラー状態
のモニタを行い、エラー検出した演算制御装置に対して
はエラー情報を読み出してプリンタ等に印字、記録する
ことが可能なプログラミング装置を提供することを目的
、（６） としている。

〔発明の実施例〕

第２図はこの発明の一実施例である。第２図において、
第１図と同一相等部分は同一符号を用いて説明を省略す
る。　（１’ｈ）はＥＢ（２ｆ）に記録されたエラー情
報（例えばエラー発生回数、要因、発生場所等）を自動
的に読出す自動エラー情報続出部（以下ＡＥＲと称す。

）、（１’ｉ）はＣＰＵ（２ａ）によりセットされたＥ
　Ｆ　（２ｅ）をリセットするエラーフラグリセット部
（以下ＥＦＲと称す。）、（１’ｊ）はＡ　Ｅ　Ｒ（１
’ｈ）にて読出されたエラー情報を編集、印字する印字
制御部（以下ＰＲＣと称す。）　、（１’ｋ）は通信を
行う演算制御装置を自動的に切換える通信ＣＰＵ自動切
換部（以下ＴＸＣと称す＠　）　、（ｔ’ｌ）はプリン
タ等の印字部（以下ＰＲと称す。）である。

Ｐ　ＣＩ　（２）、ＰＣ２（３）　、−・Ｐ　Ｃｎ　（
４）のｎ台の演算制御装置が各々、制御対象に対する処
理を実行中で、Ｐ　Ｐ　（１）は接続されたｎ台の演算
制御装置の内のＰＣ２（３）と通信を行い、例えばＰＣ
２（３）の実行状態モニタを行っている場合を考える。

ＥＫ　（Ｉ’ｄ）は伝送系の時期時間を使用して接続さ
れたｎ台の演算制御装置について順次、ＴＸＣ（１’　
ｋ）により通信を行う演算制御装置を切換えてＥ　Ｆ　
（２ｅ）の内容を読み出し、エラー発生していなイカヲ
モニタしている。

今、ＰＣＩ２）内部にて何らかのエラーが発生すると、
ＣＰＵ（２ａ）はＥ　ｐ　（２ｅ）をセットすると同時
に発生エラーに関する詳細な情報をＥＢ（２ｆ）に記録
する。一方、Ｅ　Ｋ　（Ｉ’ｄ）が通信先をＰ　ＣＩ　
（２）に切換えてＥ　Ｆ　（２ｅ）の内容を読み出し、
ＰＣＩ（２）にてエラーが発生したことを検出すると、
ＡＥＲ（１’ｈ）に起動をかけて、Ｅ　Ｂ　（２ｆ）の
内容を読出す。

読込が完了すると、次にＥ　Ｆ　Ｒ（１’ｉ）に起動を
かけて、Ｅ　Ｆ　（２ｅ）の内容をリセットする通信処
理をＴ　Ｓ　（１’ｂ）を通して行う。Ｅ　Ｆ　（２ｅ
）の内容がリセットさ７れると、再び次のエラー発生の
検出が可能となる。Ｐ　Ｐ　（ｌｊに読込まれたＥ　Ｂ
　（２ｆ）の内容はＰＲＣ（１’ｊ）にて編集され、Ｐ
Ｒ（１’ｌ）にて印字記録される。

なお、ＥＫ　（Ｉ’ｄ）が接続中のｎ台の演算制御装置
のいづれかについてエラー発生を検出してから、該当発
生エラーに関するエラー情報を（１’ｌが印字記録完了
するまでの期間は、Ｅ　Ｋ　（Ｉ’ｄ）による新たなエ
ラー検出は行なわれない。

なお、上記実施例では演算制御装置の発生エラーに関す
る情報の印字、記録を行う場合について述べたが、演算
制御装置側で、データを準備し、印字要求フラグをセッ
トし、ＰＰｆｌｊ側で印字要求フラグのセットを検出し
て、該データを読込み、印字させる用途に用いてもよい
。また、印字部（１’ｌ）は、例えばフロッピーディス
クのような記憶装置であってもよい。

〔発明の効果〕

以上のようにこの発明によれば、プログラミング装置に
接続されたｎ台の演算制御装置のいづれかでエラーが発
生すると、発生エラーに関する情報が自動的に印字記録
されるので、任意の一台の演算制御装置に対して実行状
態のモニタ等を行いながら、複数の演算制御装置のメン
テナンスが可能となる。

【図面の簡単な説明】

第１図は従来のプログラミング装置と演算制御装置のシ
ステムブロック図、第２図はこの発明の一実施例を示す
システムブロック図である。 図において（１）はプログラミング装置、（１’ａ）は
その　“本体、（１’ｈ）は自動エラー情報読出部、（
白）はｒニラ−フラグリセット部、（１’ｊ）に印字制
御部、（１’ｋ）は通信ＣＰＵ自動切換部、（１′ｌ）
は印字部、（２）　、　（ａ）　。 （４）はストアードプログラム方式演算制御装置である
。 代理人　大岩増雄 第１図 ２ Ｉ Ｌ　Ｊ 第２図 １ Ｌ　Ｊ

Claims (1)

【特許請求の範囲】
1. 中央演算処理部、この中央演算処理部の実行手順を記憶
   するメモリ部、及び、プログラミング装置とのインター
   フェース部を基本構成とするｎ台のストアードプログラ
   ム方式の演算制御装置、この演算制御装置に接続され、
   上記演算制御装置に対してプログラムやデータの読出、
   書込、実行状態のモニタ等を行うプログラミング装置に
   おいて、このプログラミング装置が通信を行う上記演算
   制御装置に切換える通信ＣＰＵ自動切換部、上記演算制
   御装置側にて記憶されたエラー情報を読出す自動エラー
   情報続出部、演算制御装置内のエラー発生フラグをリセ
   ットするエラーフラグリセット部、読出したエラー情報
   を印字記録する印字制御部を備え、上記プログラミング
   装置が接続されたｎ台の内の１台の上記演算制御装置と
   通信処理実行中に、通信処理実行中のＣＰＵのほか、他
   の接続されたｎ−１台の演算制御装置のすべてに対して
   定期的にエラー発生状態をモニタし、ある演算制御装置
   のエラー発生を検出すると、演算制御装置内で記憶され
   ているエラー情報を読出し、印字するようにしたことを
   特徴とするプログラミング装置。