JPH02240745A

JPH02240745A - 電算機システムの異常検出方式

Info

Publication number: JPH02240745A
Application number: JP1060822A
Authority: JP
Inventors: Hidetoshi Hoshino; 星野　英俊
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1990-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的〕（産業上の利用分野）この発明は、ＣＰＵと、このＣＰＵにバスで接続された
複数の構成要素よりなる電算機システムにおいて、各構
成要素の異常検出、及び異常が発生した構成要素の通知
を行う電算機システムの異常検出方式に関する。

（従来の技術）ＣＰＵと、このＣＰＵにバスで接続されたモジュール、
あるいはバスで接続されたスロットに格納される基板等
の複数の構成要素により構成された電算機システムでは
、電源投入時やシステムの稼働中などに特定の構成要素
において異常が発生し、システム異常等を起こす場合が
ある。

このようなシステム異常等が起きた場合には、速やかに
その異常がオペレータ等に通知され、対処されなければ
ならない。このため、電算機システムの中枢であるＣＰ
Ｕだけでなく、システムを構成する複数の構成要素それ
ぞれについても異常検出機能を持たせ、異常発生を直ち
に検出して通知する必要がある。

第３図は、このような電算機システムにおける従来の異
常検出及びその通知のための異常検出方式の構成例を示
すブロック図である。

ＣＰＵ２１と、このＣＰＵ２１にバス８で接続された複
数のモジュール等の構成要素２２ないし２４がある。各
構成要素２２ないし２４の内部には、各々の異常を検出
する異常検出機能を持つ、例えばマイコン等を用いた異
常検出手段２５ないし２７がそれぞれ設けられている。

これらの異常検出手段２５ないし２７からは、それぞれ
の構成要素２２ないし２４の状態を示すステータス情報
が送出される。また、これらの構成要素２２ないし２４
とＣＰＵ２１との間には前記ステータス情報を転送する
ためのステータスライン９がバス８と並設されている。

そして、ＣＰＵ２１内部には、各構成要素２２ないし２
４の異常検出手段２５ないし２７からステータスライン
９を介して送出されるステータス情報を受け、いずれか
の構成要素（例えば２２）における異常の発生を判別す
る判別手段３０が設けられており、異常が発生した時に
ＣＰＵ２１に指示して、例えばＬＥＤの点灯等により表
示し、オペレータ等に通知するようになされている。

（発明が解決しようとする課題）しかしながら、このような従来の電算機システムの異常
検出方式では、異常が検出されたモジュール等の構成要
素がどれなのか判別不能であり、異常の状況の把握や、
異常に対する迅速な対処などが行えないという問題があ
った。また、例えばＬＥＤの点灯等による表示などでは
異常の発生が直ちに認識され難く、オペレータ等は常に
このＬＥＤ等を監視していなくてはならなかった。

この発明は、このような従来の事情に鑑みてなされたも
のであり、電算機システムの構成要素における異常の発
生を直ちに、かつ容易に認識することができると共に、
その異常が検出された構成要素が容易に判別可能な通知
手段を備えた電算機システムの異常検出方式を提供する
ことを目的とするものである。

［発明の構成コ（課題を解決するための手段）この発明に係る電算機システムの異常検出方式は；構成要素の異常を示すエラー発生情報、及び該構成要素
のアドレス情報を転送するエラー発生信号ラインをＣＰ
Ｕと各構成要素とを接続するバスに並設し、各構成要素を診断して異常を検出し、異常を表すエラー
発生情報、及び各構成要素に割当てられたアドレス情報
を送出する異常検出手段を各構成要素の内部に設け、この異常検出手段から前記エラー発生信号ラインを介し
て送出されるエラー発生情報、及び異常が検出された構
成要素のアドレス情報に応じ、この構成要素に対応する
音声を出力する異常音発生手段を前記ＣＰＵに内蔵して
構成されている。

（作用）このような構成による電算機システムの異常検出方式で
あれば、ＣＰＵとバス等により接続された複数の構成要
素のいずれかにおいて異常が発生しても、各構成要素の
内部に設けられた異常検出手段により、各構成要素が診
断され、その異常が検出される。そして、この検出され
た異常を表すエラー発生情報、及び各構成要素に割当て
られたアドレス情報が、バスに並設されたエラー発生信
号ラインを介し、ＣＰＵに送出されるようになる。

一方、ＣＰＵでは、これに内蔵された異常音発生手段に
より、異常検出手段からエラー発生信号ラインを介して
送出された、エラー発生情報及びアドレス情報が受は取
られる。そして、このエラー発生情報により異常の発生
が判別されると共に、アドレス情報により示される異常
が検出された構成要素のアドレスに応じ、該構成要素に
対応する音声が出力される。

このようにして、異常の発生と、この異常の発生が検出
された構成要素とが、容易に認識可能な音声により通知
されるようになり、異常発生の認識やその対処が迅速か
つ容易に行なえるようになる。

（実施例）第１図は、この発明に係る一実施例の異常検出方式を適
用した電算機システムの要部構成を示すブロック図であ
る。

ＣＰＵＩと、このＣＰＵＩとバス８で接続された複数の
構成要素２ないし４等により電算機システムが構成され
ている。

また、バス８に並設して、ステータス情報を転送するス
テータスライン９が設けられており、さらに、構成要素
２ないし４等における異常の発生を示すエラー発生情報
、及び各構成要素に割当てられたアドレス情報を転送す
るエラー発生信号ライン１３が設けられている。

そして、各構成要素２ないし４等の内部には、各々の構
成要素２ないし４等のステータス情報を生成してステー
タスライン９に送出すると共に、各構成要素２ないし４
等を診断して異常を検出し、異常を表すエラー発生情報
、及び各構成要素２ないし４等に割当てられたアドレス
情報をエラー発生信号ライン１３に送出する、例えばマ
イコン等を用いて構成された異常検出部５ないし７等が
設けられている。

さらに、ＣＰＵＩの内部には、この異常検出部５ないし
７等からエラー発生信号ライン１３を介して送出される
エラー発生情報及びアドレス情報を受け、エラー発生情
報により異常の発生を判別すると共に、アドレス情報に
より異常が検出された構成要素を認識し、このアドレス
情報に対応した音声を出力するよう音声出力制御信号１
２を送出する異常音発生制御部１０がある。そして、こ
の異常音発生制御部１０より送出される音声出力制御信
号１２を受け、異常が検出された構成要素に対応する音
声を出力する異常音発生部１１が設けられている。

また第２図は、エラー発生信号ライン１３上に送出され
るエラー発生情報、及びアドレス情報の構成例を示した
説明図である。

エラー発生情報１４としては、例えば異常の有無を示す
１ビツトのデータで構成することができる。

また、アドレス情報としては、例えば構成要素のモジュ
ール等のアドレスが３ビツトで表わせる場合には、３ビ
ツト分のデータが格納できれば良い。

このような構成による一実施例の異常検出方式を備えた
電算機システムにおいては、電源投入時やシステムの稼
働中等に、複数のモジュール等の構成要素２ないし４等
に内蔵された異常検出部５ないし７等により、各構成要
素の診断が行われ、異常があればこれが検出されるよう
になる。

例えば、構成要素２において異常が生じると、構成要素
２に内蔵された異常検出部５により、この異常が検出さ
れる。そして、異常検出部５は、エラー発生情報１４を
異常有り（１）とすると共に、この構成要素２に割当て
られたアドレス（例えば「２」）をアドレス情報１５に
（例えば「０１０」の３ビツトに展開して）設定して、
エラー発生信号ライン１３に送出する。

ＣＰＵＩ内の異常音発生制御部１０は、エラー発生信号
ライン１３を介し送られてきたエラー発生情報１４を判
別し、異常が検出されたことを認識する。さらに、異常
音発生制御部１０は、アドレス情報１５により異常が検
出された構成要素を認識し、このアドレス情報に対応し
た音声を出力させる音声出力制御信号１２を同じＣＰＵ
Ｉ内部の異常音発生部１１に送る。

異常音発生部１１は、この音声出力制御信号１２を受取
り、異常が検出された構成要素に対応した音声を出力し
て、オペレータ等に異常発生を通知する。

異常音発生部１１が出力する、各構成要素のアドレス情
報に対応した音声としては、例えば次のようなものが可
能である。

アドレス「２」に対しては、「ピー・ピー・ピー」、アドレス「３」に対しては、「ピーピー・ピーピー・ピ
ーピー」、アドレス「４」に対しては、［ピーピーピー・ビーピー
ピー・ピーピーピー」など。

このようにして、容易に異常の発生と、発生した構成要
素が認識できるようになる。

［発明の効果コこの発明を適用した電算機システムの異常検出方式によ
れば、システムを構成する各構成要素を診断して異常を
検出すると共に、異常の発生と、その発生した構成要素
の別とが、異常音発生手段により出力される音声によっ
て通知されるようになる。

従って、異常の発生の認識、及びその発生箇所の判別が
迅速かつ容易に行なえるようになり、従来のように、例
えばＬＥＤ等による異常の表示を注視していなくとも上
記認識が可能になって、異常発生に対する対処等も直ち
に実施できるようになる。

【図面の簡単な説明】

第１図はこの発明に係る一実施例の電算機システムの異
常検出方式の構成を示すブロック図、第２図は同実施例
におけるエラー発生情報及びアドレス情報の構成例を示
す説明図、第３図は従来の電算機システムの構成を示す
ブロック図である。１・・・ＣＰＵ　　　　　　　２〜４・・・構成要素５
〜７・・・異常検出部　　８・・・バス９・・・ステー
タスライン１０・・・異常音発生制御部　１１・・・異常音発生部
１２・・・音声出力制御信号１３・・・エラー発生信号ライン伏臥ｆ１逝士三好秀和第１図第３図

Claims

【特許請求の範囲】

（１）ＣＰＵ、及びこのＣＰＵとバスで接続された複数
の構成要素よりなる電算機システムにおいて、前記構成要素の異常を示すエラー発生情報、及び該構成
要素のアドレス情報を転送するエラー発生信号ラインを
前記バスに並設し、各構成要素を診断して異常を検出し、異常を表すエラー
発生情報、及び各構成要素に割当てられたアドレス情報
を送出する異常検出手段を各構成要素の内部に設け、この異常検出手段から前記エラー発生信号ラインを介し
て送出されるエラー発生情報、及び異常が検出された構
成要素のアドレス情報に応じ、この構成要素に対応する
音声を出力する異常音発生手段を前記ＣＰＵに内蔵した
ことを特徴とする電算機システムの異常検出方式。