JPH02238719A - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JPH02238719A JPH02238719A JP5796389A JP5796389A JPH02238719A JP H02238719 A JPH02238719 A JP H02238719A JP 5796389 A JP5796389 A JP 5796389A JP 5796389 A JP5796389 A JP 5796389A JP H02238719 A JPH02238719 A JP H02238719A
- Authority
- JP
- Japan
- Prior art keywords
- voltage level
- converter
- digital signal
- switching means
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
Ｒ−２Ｒ型のＤ／Ａコンバータに関し、Ｄ／Ａ変換され
たアナログ信号の出力電圧を所望の範囲に設定すること
を目的とし、 複数のＲ抵抗器および２Ｒ抵抗器を使用してディジタル
信号をアナログ信号に変換するＲ−２Ｒ型のＤ／Ａコン
バータであって、前記ディジタル信号を受け、該ディジ
タル信号のレベルに応じて基準電圧レベルまたは接地電
圧レベルの一方を出力するスイッチング手段を具備し、
前記ディジタル信号が前記基準電圧レベルと前記接地電
圧レベルの値に応じた出力電圧範囲を有するアナログ信
号に変換されるように構成する． 〔産業上の利用分野〕 本発明はＤ／Ａコンバータに間し、特に、Ｒ−２Ｒ型の
Ｄ／Ａコンバータに関する． 近年、例えば、カスタムＬＳＩを設計する場合、ユーザ
が希望する出力レベルを有するＤ／Ａコンバータを提供
することが要望されている。
たアナログ信号の出力電圧を所望の範囲に設定すること
を目的とし、 複数のＲ抵抗器および２Ｒ抵抗器を使用してディジタル
信号をアナログ信号に変換するＲ−２Ｒ型のＤ／Ａコン
バータであって、前記ディジタル信号を受け、該ディジ
タル信号のレベルに応じて基準電圧レベルまたは接地電
圧レベルの一方を出力するスイッチング手段を具備し、
前記ディジタル信号が前記基準電圧レベルと前記接地電
圧レベルの値に応じた出力電圧範囲を有するアナログ信
号に変換されるように構成する． 〔産業上の利用分野〕 本発明はＤ／Ａコンバータに間し、特に、Ｒ−２Ｒ型の
Ｄ／Ａコンバータに関する． 近年、例えば、カスタムＬＳＩを設計する場合、ユーザ
が希望する出力レベルを有するＤ／Ａコンバータを提供
することが要望されている。
第３図は従来のＤ／Ａコンバータの一例を示す回路図で
あり、一般的なＲ−２Ｒ型のＤ／Ａコンバータコンバー
タを示す図である。
あり、一般的なＲ−２Ｒ型のＤ／Ａコンバータコンバー
タを示す図である。
第３図に示されるように、従来のＲ−２Ｒ型Ｄ／Ａコン
バータは、ディジタル信号（データ入力）Ｄｆｉ〜Ｄ０
が対応するバフファ回路Ｂ，１〜Ｂ０，２Ｒ抵抗器およ
び順次挿入されたＲ抵抗器を介して出力端子に供給され
、アナログ信号Ｖｏｕｔが得られるようになされている
。
バータは、ディジタル信号（データ入力）Ｄｆｉ〜Ｄ０
が対応するバフファ回路Ｂ，１〜Ｂ０，２Ｒ抵抗器およ
び順次挿入されたＲ抵抗器を介して出力端子に供給され
、アナログ信号Ｖｏｕｔが得られるようになされている
。
すなわち、データ入力の最上位ビット信号Ｄ１は、バッ
ファ回路Ｂ，ｌおよび２Ｒ抵抗器を介し゜ζ出力端子に
供給され、次のビット信号Ｄｎ−１は、バフファ回路Ｂ
．．，２Ｒ抵抗器および１つのＲ抵抗器を介して出力端
子に供給されている。そして、最下位ビット信号Ｄ０は
、バッファ回路Ｂｅ，２Ｒ抵抗器およびｎ−１個のＲ抵
抗器を介して出力端子に供給され、また、バソファ回路
Ｂ０および２つの２Ｒ抵抗器を介して接地（ Ｖ ｇｎ
ｄ）されている。
ファ回路Ｂ，ｌおよび２Ｒ抵抗器を介し゜ζ出力端子に
供給され、次のビット信号Ｄｎ−１は、バフファ回路Ｂ
．．，２Ｒ抵抗器および１つのＲ抵抗器を介して出力端
子に供給されている。そして、最下位ビット信号Ｄ０は
、バッファ回路Ｂｅ，２Ｒ抵抗器およびｎ−１個のＲ抵
抗器を介して出力端子に供給され、また、バソファ回路
Ｂ０および２つの２Ｒ抵抗器を介して接地（ Ｖ ｇｎ
ｄ）されている。
これによって、データ入力Ｄ．，〜Ｄ０が対応するレベ
ルのアナログ信号Ｖｏｕｔに変換されるようになされて
いる。
ルのアナログ信号Ｖｏｕｔに変換されるようになされて
いる。
上述した従来のＲ−２Ｒ型Ｄ／Ａコンバータは、アナロ
グ変換された信号Ｖｏｕｔの出力電圧範囲が接地電圧レ
ベルと電源電圧レベルに規定されることになっている。
グ変換された信号Ｖｏｕｔの出力電圧範囲が接地電圧レ
ベルと電源電圧レベルに規定されることになっている。
ところで、近年、Ｄ／Ａコンバータの出力電圧は、使用
目的により様々な出力電圧範囲を有することが必要とさ
れている．例えば、カスタムＬＳＩを設計する場合、ユ
ーザが希望する出力レベルを有するＤ／Ａコンバータを
提供することが必要とされている． 本発明は、上述した従来のＤ／Ａコンバータが有する課
題に鑑み、Ｄ／Ａ変換されたアナログ信号の出力電圧を
所望の範囲に設定することを目的とする。
目的により様々な出力電圧範囲を有することが必要とさ
れている．例えば、カスタムＬＳＩを設計する場合、ユ
ーザが希望する出力レベルを有するＤ／Ａコンバータを
提供することが必要とされている． 本発明は、上述した従来のＤ／Ａコンバータが有する課
題に鑑み、Ｄ／Ａ変換されたアナログ信号の出力電圧を
所望の範囲に設定することを目的とする。
第１図は本発明に係るＤ／Ａコンバータの原理を示すブ
ロック回路図である． 本発明によれば、複数のＲ抵抗器および２Ｒ抵抗器を使
用してディジタル信号Ｄをアナログ信号Ｖｏｕｔに変換
するＲ−２Ｒ型のＤ／Ａコンバータであって、前記ディ
ジタル信号Ｄを受け、該ディジタル信号Ｄのレベルに応
じて基準電圧レベルＶｒｅｆまたは接地電圧レベルＶ
ｇｎｄの一方を出力するスイッチング手段Ｓを具備し、
前記ディジタル信号Ｄが前記基準電圧レベルＶｒｅｆと
前記接地電圧レベルＶ ｇｎｄの値に応じた出力電圧範
囲を有するアナログ信号Ｖｏｕｔに変換されるようにな
っていることを特徴とするＤ／Ａコンバータが提供され
る． 〔作 用〕 本発明のＤ／Ａコンバータによれば、スイッチング手段
Ｓによりディジタル信号Ｄのレベルに応じて基準電圧レ
ベルＶｒｅｆまたは接地電圧レベルＶ ｇｎｄの一方が
出力される。
ロック回路図である． 本発明によれば、複数のＲ抵抗器および２Ｒ抵抗器を使
用してディジタル信号Ｄをアナログ信号Ｖｏｕｔに変換
するＲ−２Ｒ型のＤ／Ａコンバータであって、前記ディ
ジタル信号Ｄを受け、該ディジタル信号Ｄのレベルに応
じて基準電圧レベルＶｒｅｆまたは接地電圧レベルＶ
ｇｎｄの一方を出力するスイッチング手段Ｓを具備し、
前記ディジタル信号Ｄが前記基準電圧レベルＶｒｅｆと
前記接地電圧レベルＶ ｇｎｄの値に応じた出力電圧範
囲を有するアナログ信号Ｖｏｕｔに変換されるようにな
っていることを特徴とするＤ／Ａコンバータが提供され
る． 〔作 用〕 本発明のＤ／Ａコンバータによれば、スイッチング手段
Ｓによりディジタル信号Ｄのレベルに応じて基準電圧レ
ベルＶｒｅｆまたは接地電圧レベルＶ ｇｎｄの一方が
出力される。
すなわち、ディジタル信号（データ入力）Ｄ，，〜Ｄ．
の最上位ビット信号Ｄつは、上記したスイッチング手段
Ｓ，および２Ｒ抵抗器を介して出力端子に供給され、次
のビット信号Ｄ７−１は、スイッチング手段Ｓ，，，２
Ｒ抵抗器および１つのＲ抵抗器を介して出力端子に供給
されている．そして、最下位ビット信号Ｄ０は、スイッ
チング手段ＳＯ＋２Ｒ抵抗器およびｎ−１個のＲ抵抗器
を介して出力端子に供給され、また、スイッチング手段
Ｓ０および２つの２Ｒ抵抗器を介して接地（ Ｖ ｇｎ
ｄ）されている。そして、基準電圧レベルＶｒｅｆＯ値
を調整することにより、アナログ変換された出力信号■
。の電圧を必要とする範囲に設定することができる． すなわち、本発明のＤ／Ａコンバータは、Ｄ／Ａ変換さ
れたアナログ信号の出力電圧を所望の範囲に設定するこ
とができる。
の最上位ビット信号Ｄつは、上記したスイッチング手段
Ｓ，および２Ｒ抵抗器を介して出力端子に供給され、次
のビット信号Ｄ７−１は、スイッチング手段Ｓ，，，２
Ｒ抵抗器および１つのＲ抵抗器を介して出力端子に供給
されている．そして、最下位ビット信号Ｄ０は、スイッ
チング手段ＳＯ＋２Ｒ抵抗器およびｎ−１個のＲ抵抗器
を介して出力端子に供給され、また、スイッチング手段
Ｓ０および２つの２Ｒ抵抗器を介して接地（ Ｖ ｇｎ
ｄ）されている。そして、基準電圧レベルＶｒｅｆＯ値
を調整することにより、アナログ変換された出力信号■
。の電圧を必要とする範囲に設定することができる． すなわち、本発明のＤ／Ａコンバータは、Ｄ／Ａ変換さ
れたアナログ信号の出力電圧を所望の範囲に設定するこ
とができる。
以下、図面を参照して本発明に係るＤ／Ａコンバータの
実施例を説明する。
実施例を説明する。
第２図は本発明のＤ／Ａコンバータの一実施例を示す回
路図である。同図に示されるように、本実施例のＤ／Ａ
コンバータは、ディジタル信号（データ入力）Ｄ７〜Ｄ
０を受け、該ディジタル信号が高レベルのときに基準電
圧レベルＶ ｒｅｆを出力する第１のスイッチング手段
Ｓ，１〜Ｓｏｌと、ディジタル信号Ｄ７〜Ｄ０を受け、
該ディジタル信号が低レベルのときに接地電圧レベルＶ
ｇｎｄを出カする第２のスイッチング手段８１〜ＳＯ
２とを備えている。
路図である。同図に示されるように、本実施例のＤ／Ａ
コンバータは、ディジタル信号（データ入力）Ｄ７〜Ｄ
０を受け、該ディジタル信号が高レベルのときに基準電
圧レベルＶ ｒｅｆを出力する第１のスイッチング手段
Ｓ，１〜Ｓｏｌと、ディジタル信号Ｄ７〜Ｄ０を受け、
該ディジタル信号が低レベルのときに接地電圧レベルＶ
ｇｎｄを出カする第２のスイッチング手段８１〜ＳＯ
２とを備えている。
すなわち、データ入力の最上位ビット信号Ｄｎは、スイ
ッチング手段Ｓ０およびＳｎ！に供給されると共に、イ
ンバータＩ７を介して該スイソチング手段Ｓ１およびＳ
，，！に供給されている。スイッチング手段Ｓ，，，は
、Ｐ型ＭｏＳトランジスタとＮ型ＭＯＳ｝ランジスタで
構成され、該Ｐ型ＭＯＳトランジスタのゲートにはイン
バータ■１で反転されたデータ入力の最上位ビット信号
Ｄわが供給され、また、該Ｎ型ＭＯＳトランジスタのゲ
ートにはデータ入力の最上位ビット信号Ｄｎが直接供給
されている。そして、スイッチング千段Ｓｎｌの入力に
は、基準電圧Ｖｒｅｆが供給されていて、データ入力の
最上位ビット信号Ｄいが高レベルのときに該基準電圧Ｖ
ｒｅｆを出力するようになされている。同様に、スイッ
チング手段Ｓ，ｌ！も、Ｐ型ＭＯＳ｝ランジスタとＮ型
ＭＯＳ｝ランジスタで構成され、該Ｐ型ＭＯＳトランジ
スタのゲートには入力の最上位ビット信号Ｄわが直接供
給され、ま？、該Ｎ型ＭＯＳ｝ランジスタのゲートには
インバータ■１で反転されたデータ入力の最上位ビット
信号Ｄわが供給されている。さらに、スイッチング手段
Ｓｎ２の入力には、接地電圧Ｖ ｇｎｄが供給されてい
て、データ入力の最上位ビット信号Ｄｆｉが低レベルの
ときに該接地電圧Ｖ ｇｎｄを出力するようになされて
いる。ここで、基準電圧Ｖ ｒｅｆＯ値を調整すると、
データ入力の最上位ビット信号Ｄいが高レベルのときに
出力される電圧が該基準電圧ＶｒｅｆＯ値に応じて変化
する。そして、スイソチング手段Ｓ，１ｌおよびＳｆｉ
ｚの出力は、２Ｒ抵抗器を介して出力端子に供給されて
いる。
ッチング手段Ｓ０およびＳｎ！に供給されると共に、イ
ンバータＩ７を介して該スイソチング手段Ｓ１およびＳ
，，！に供給されている。スイッチング手段Ｓ，，，は
、Ｐ型ＭｏＳトランジスタとＮ型ＭＯＳ｝ランジスタで
構成され、該Ｐ型ＭＯＳトランジスタのゲートにはイン
バータ■１で反転されたデータ入力の最上位ビット信号
Ｄわが供給され、また、該Ｎ型ＭＯＳトランジスタのゲ
ートにはデータ入力の最上位ビット信号Ｄｎが直接供給
されている。そして、スイッチング千段Ｓｎｌの入力に
は、基準電圧Ｖｒｅｆが供給されていて、データ入力の
最上位ビット信号Ｄいが高レベルのときに該基準電圧Ｖ
ｒｅｆを出力するようになされている。同様に、スイッ
チング手段Ｓ，ｌ！も、Ｐ型ＭＯＳ｝ランジスタとＮ型
ＭＯＳ｝ランジスタで構成され、該Ｐ型ＭＯＳトランジ
スタのゲートには入力の最上位ビット信号Ｄわが直接供
給され、ま？、該Ｎ型ＭＯＳ｝ランジスタのゲートには
インバータ■１で反転されたデータ入力の最上位ビット
信号Ｄわが供給されている。さらに、スイッチング手段
Ｓｎ２の入力には、接地電圧Ｖ ｇｎｄが供給されてい
て、データ入力の最上位ビット信号Ｄｆｉが低レベルの
ときに該接地電圧Ｖ ｇｎｄを出力するようになされて
いる。ここで、基準電圧Ｖ ｒｅｆＯ値を調整すると、
データ入力の最上位ビット信号Ｄいが高レベルのときに
出力される電圧が該基準電圧ＶｒｅｆＯ値に応じて変化
する。そして、スイソチング手段Ｓ，１ｌおよびＳｆｉ
ｚの出力は、２Ｒ抵抗器を介して出力端子に供給されて
いる。
次に、データ人力の次のビット信号Ｄｎ−１ は、スイ
ッチング手段Ｓい−１．１およびＳいー．■に供給され
ると共に、インバータＩｌｌ−１ を介して該スイッチ
ング手段ＳいーＩｌ１およびＳいー，）２に供給されて
いる。スイッチング手段Ｓ（＋ｓ−１１＋およびＳいー
Ｉ，２の構成および動作は、上述したスイッチング手段
Ｓ０およびＳ７■と同様であり、該スイソチング手段Ｓ
（ｎ−１＋１およびＳ（＋，−１１２の出力は、２Ｒ抵
抗器？よび１つのＲ抵抗器を介して出力端子に供給され
ている。そして、最下位ピット信号Ｄ０は、スイッチン
グ手段ＳＯＩおよびＳ。ｔに供給されると共に、インバ
ータｒｏを介して該スイッチング手段Ｓ（Ｉ＋およびＳ
。２に供給されている。スイッチング手段Ｓｏｌおよび
Ｓ。２の構成および動作は、上述したスイッチング手段
Ｓ１およびＳｌ１！と同様であり、該スイフチング手段
ＳｏｌおよびＳＯＷの出力は、２Ｒ抵抗器およびｎ−１
個のＲ抵抗器を介して出力端子に供給され、また、２つ
の２Ｒ抵抗器を介して接地（ Ｖ ｇｎｄ）されている
。
ッチング手段Ｓい−１．１およびＳいー．■に供給され
ると共に、インバータＩｌｌ−１ を介して該スイッチ
ング手段ＳいーＩｌ１およびＳいー，）２に供給されて
いる。スイッチング手段Ｓ（＋ｓ−１１＋およびＳいー
Ｉ，２の構成および動作は、上述したスイッチング手段
Ｓ０およびＳ７■と同様であり、該スイソチング手段Ｓ
（ｎ−１＋１およびＳ（＋，−１１２の出力は、２Ｒ抵
抗器？よび１つのＲ抵抗器を介して出力端子に供給され
ている。そして、最下位ピット信号Ｄ０は、スイッチン
グ手段ＳＯＩおよびＳ。ｔに供給されると共に、インバ
ータｒｏを介して該スイッチング手段Ｓ（Ｉ＋およびＳ
。２に供給されている。スイッチング手段Ｓｏｌおよび
Ｓ。２の構成および動作は、上述したスイッチング手段
Ｓ１およびＳｌ１！と同様であり、該スイフチング手段
ＳｏｌおよびＳＯＷの出力は、２Ｒ抵抗器およびｎ−１
個のＲ抵抗器を介して出力端子に供給され、また、２つ
の２Ｒ抵抗器を介して接地（ Ｖ ｇｎｄ）されている
。
これにより、データ入力Ｄ，，〜Ｄ０はアナログ信号Ｖ
ｏｕｔに変換されるが、このとき、それぞれのデータ入
力Ｄ７〜Ｄ０に対応した第１のスイッチング手段Ｓ．．
−Ｓ■は、該データ入力Ｄ７〜Ｄ，が高レベルのときに
基準電圧Ｖｒｅｆを出力するので、該基準電圧Ｖｒｅｆ
の値を調整することにより、アナログ変換された出力信
号Ｖｏｕｔの電圧を必要とする範囲に設定することがで
きる。
ｏｕｔに変換されるが、このとき、それぞれのデータ入
力Ｄ７〜Ｄ０に対応した第１のスイッチング手段Ｓ．．
−Ｓ■は、該データ入力Ｄ７〜Ｄ，が高レベルのときに
基準電圧Ｖｒｅｆを出力するので、該基準電圧Ｖｒｅｆ
の値を調整することにより、アナログ変換された出力信
号Ｖｏｕｔの電圧を必要とする範囲に設定することがで
きる。
以上の実施例において、第１および第２のスイ？チング
手段は、Ｐ型およびＮ型のＭＯＳ｝ランジスタで構成さ
れているが、本発明の半導体集積回路におけるスイッチ
ング手段はこれに限定されず、例えば、第１のスイッチ
ング手段Ｓ■〜Ｓｌｌ１をゲートにデータ入力Ｄ７〜Ｄ
．が供給された一つのＮ型ＭＯＳ｝ランジスタで構成し
、第２のスイッチング手段ＳｎＺ””’ Ｓ ．ｚをゲ
ートにデータ入力Ｄ７〜Ｄ０が供給された一つのＰ型Ｍ
ＯＳＩ−ランジスタで構成することもできる． 〔発明の効果〕 以上、詳述したように、本発明に係るＤ／Ａコンバータ
は、ディジタル信号のレベルに応じて基準電圧レベルま
たは接地電圧レベルの一方を出力するスイッチング手段
を備えることによって、Ｄ／Ａ変換されたアナログ信号
を基準電圧レベルと接地電圧レベルに応じた出力電圧範
囲に設定することができる。
手段は、Ｐ型およびＮ型のＭＯＳ｝ランジスタで構成さ
れているが、本発明の半導体集積回路におけるスイッチ
ング手段はこれに限定されず、例えば、第１のスイッチ
ング手段Ｓ■〜Ｓｌｌ１をゲートにデータ入力Ｄ７〜Ｄ
．が供給された一つのＮ型ＭＯＳ｝ランジスタで構成し
、第２のスイッチング手段ＳｎＺ””’ Ｓ ．ｚをゲ
ートにデータ入力Ｄ７〜Ｄ０が供給された一つのＰ型Ｍ
ＯＳＩ−ランジスタで構成することもできる． 〔発明の効果〕 以上、詳述したように、本発明に係るＤ／Ａコンバータ
は、ディジタル信号のレベルに応じて基準電圧レベルま
たは接地電圧レベルの一方を出力するスイッチング手段
を備えることによって、Ｄ／Ａ変換されたアナログ信号
を基準電圧レベルと接地電圧レベルに応じた出力電圧範
囲に設定することができる。
第１図は本発明に係るＤ／Ａコンバータの原理？示すブ
ロック回路図、 第２図は本発明のＤ／Ａコンバータの一実施例を示す回
路図、 第３図は従来のＤ／Ａコンバータの一例を示す回路図で
ある。 （符号の説明） Ｄ・・・ディジタル信号、 Ｄ７〜Ｄ０・・・データ入力、 Ｉｎ−１．・・・インバータ、 Ｒ．２Ｒ・・・抵抗器、 Ｓ・・・スイッチング手段、 Ｓ ｎ Ｉ ”” Ｓ Ｏ ｌ・・・第１のスイッチン
グ手段、８１■〜ＳＯＷ・・・第２のスイッチング手段
、Ｖ ｇｎｄ・・・接地電圧、 Ｖｒｅｆ・・・基準電圧、 Ｖｏｕｔ・・・アナログ信号。 本発明に係るＤ／Ａコンバータの原理を示すブロック回
路図第１図 本発明のＤ／Ａコンバータの一実施例を示す回路図第２
図
ロック回路図、 第２図は本発明のＤ／Ａコンバータの一実施例を示す回
路図、 第３図は従来のＤ／Ａコンバータの一例を示す回路図で
ある。 （符号の説明） Ｄ・・・ディジタル信号、 Ｄ７〜Ｄ０・・・データ入力、 Ｉｎ−１．・・・インバータ、 Ｒ．２Ｒ・・・抵抗器、 Ｓ・・・スイッチング手段、 Ｓ ｎ Ｉ ”” Ｓ Ｏ ｌ・・・第１のスイッチン
グ手段、８１■〜ＳＯＷ・・・第２のスイッチング手段
、Ｖ ｇｎｄ・・・接地電圧、 Ｖｒｅｆ・・・基準電圧、 Ｖｏｕｔ・・・アナログ信号。 本発明に係るＤ／Ａコンバータの原理を示すブロック回
路図第１図 本発明のＤ／Ａコンバータの一実施例を示す回路図第２
図
Claims (1)
- 【特許請求の範囲】 １、複数のＲ抵抗器および２Ｒ抵抗器を使用してディジ
タル信号（Ｄ）をアナログ信号（Ｖｏｕｔ）に変換する
Ｒ−２Ｒ型のＤ／Ａコンバータコンバータであって、 前記ディジタル信号を受け、該ディジタル信号のレベル
に応じて基準電圧レベル（Ｖｒｅｆ）または接地電圧レ
ベル（Ｖｇｎｄ）の一方を出力するスイッチング手段（
Ｓ）を具備し、前記ディジタル信号が前記基準電圧レベ
ルと前記接地電圧レベルの値に応じた出力電圧範囲を有
するアナログ信号に変換されるようになっていることを
特徴とするＤ／Ａコンバータ。 ２、複数のＲ抵抗器および２Ｒ抵抗器を使用してディジ
タル信号をアナログ信号に変換するＲ−２Ｒ型のＤ／Ａ
コンバータであって、 前記ディジタル信号を受け、該ディジタル信号が高レベ
ルのときに基準電圧レベルを出力する第１のスイッチン
グ手段と、 前記ディジタル信号を受け、該ディジタル信号が低レベ
ルのときに接地電圧レベルを出力する第２のスイッチン
グ手段とを具備し、前記ディジタル信号が前記基準電圧
レベルと前記接地電圧レベルの値に応じた出力電圧範囲
を有するアナログ信号に変換されるようになっているこ
とを特徴とするＤ／Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5796389A JPH02238719A (ja) | 1989-03-13 | 1989-03-13 | Ｄ／ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5796389A JPH02238719A (ja) | 1989-03-13 | 1989-03-13 | Ｄ／ａコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238719A true JPH02238719A (ja) | 1990-09-21 |
Family
ID=13070667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5796389A Pending JPH02238719A (ja) | 1989-03-13 | 1989-03-13 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238719A (ja) |
-
1989
- 1989-03-13 JP JP5796389A patent/JPH02238719A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| JPS60132422A (ja) | デイジタルアナログ変換器 | |
| EP0466145B1 (en) | D/A converter | |
| JPS5739617A (en) | Digital-to-analog converter | |
| US5568146A (en) | Digital/analog converter | |
| JPH1028056A (ja) | Ｄ／ａコンバータ | |
| EP0123222A2 (en) | Digital-to-analog converter | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JPH02238719A (ja) | Ｄ／ａコンバータ | |
| JPS636170B2 (ja) | ||
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JP3088393B2 (ja) | 抵抗ストリング型ｄ／ａ変換器 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 | |
| JPS5939925B2 (ja) | ディジタル−アナログ変換器 | |
| JPS5914795Y2 (ja) | 電圧検出回路 | |
| JPH01284121A (ja) | ディジタル・アナログ変換回路 | |
| JPH0522146A (ja) | アナログ／デイジタル・コンバータ |