JPH02235161A - 初期値設定有無の検出方式 - Google Patents
初期値設定有無の検出方式Info
- Publication number
- JPH02235161A JPH02235161A JP1056903A JP5690389A JPH02235161A JP H02235161 A JPH02235161 A JP H02235161A JP 1056903 A JP1056903 A JP 1056903A JP 5690389 A JP5690389 A JP 5690389A JP H02235161 A JPH02235161 A JP H02235161A
- Authority
- JP
- Japan
- Prior art keywords
- initial value
- address register
- parity
- value setting
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
メモリ制御回路に用いられるアドレスレジスタに対する
初期値の設定有無を検出する検出方式に関し、 初期値設定忘れによって発生する障害を防止するように
した初期値設定有無の検出方式を提供することを目的と
し、 メモリ制御回路内に設けられファームウェアにより初期
値を設定した後に動作を行なうアドレスレジスタにおい
て、パリティエラーとなるようにアドレスレジスタに対
するリセット信号をオンしておき、前記初期値が設定ざ
れていない状態で動作を行なうときは、アドレスレジス
タのアドレスバスに接続したパリテイチェツク回路でパ
リテイエラーを検出することにより初期値設定の有無を
検出するように構成した。
初期値の設定有無を検出する検出方式に関し、 初期値設定忘れによって発生する障害を防止するように
した初期値設定有無の検出方式を提供することを目的と
し、 メモリ制御回路内に設けられファームウェアにより初期
値を設定した後に動作を行なうアドレスレジスタにおい
て、パリティエラーとなるようにアドレスレジスタに対
するリセット信号をオンしておき、前記初期値が設定ざ
れていない状態で動作を行なうときは、アドレスレジス
タのアドレスバスに接続したパリテイチェツク回路でパ
リテイエラーを検出することにより初期値設定の有無を
検出するように構成した。
［産業上の利用分野］
本発明はメモリ制御回路に用いられるアドレスレジスタ
に対する初期値の設定有無を検出する検出方式に関する
。
に対する初期値の設定有無を検出する検出方式に関する
。
メモリ制御回路においては、ＭＰＵによりファ一ムウエ
アでアドレスの初期１直をアドレスレジスタに設定すれ
ば、以降アドレスレジスタはアドレス値を例えば１づつ
増加させることによりメモリよりデータのリード、ライ
トが可能となっている。
アでアドレスの初期１直をアドレスレジスタに設定すれ
ば、以降アドレスレジスタはアドレス値を例えば１づつ
増加させることによりメモリよりデータのリード、ライ
トが可能となっている。
すなわち、アドレスレジスタへは初期にＭＰＵよりファ
ームウェアで１回初期値を設定することが必要である。
ームウェアで１回初期値を設定することが必要である。
しかしながら、アドレスレジスタへの初期値が設定ざれ
ないまま、プログラムが実行されてしまうことがあり、
このような場合には本来のエリアからデータのリード、
ライトが行なわれないので、何らかの障害を引き起こす
ことがある。したがって、アドレスレジスタにファーム
ウェアにより初期値を設定したか否かを検出する必要が
ある。
ないまま、プログラムが実行されてしまうことがあり、
このような場合には本来のエリアからデータのリード、
ライトが行なわれないので、何らかの障害を引き起こす
ことがある。したがって、アドレスレジスタにファーム
ウェアにより初期値を設定したか否かを検出する必要が
ある。
［従来の技術］
従来においては、アドレスレジスタにＭＰｔＪからファ
ームウェアにて初期値が設定されなくてもハードウエア
的には矛盾なく動作するように作られていたため、メモ
リから読み出されたデータの内容をチェックすること以
外にはアドレスレジスタへの初期値の設定有無は不明で
あった。
ームウェアにて初期値が設定されなくてもハードウエア
的には矛盾なく動作するように作られていたため、メモ
リから読み出されたデータの内容をチェックすること以
外にはアドレスレジスタへの初期値の設定有無は不明で
あった。
すなわち、アドレスレジスタが例えばデータピット８ビ
ットおよびパリティビット１ビットの合計９ビットより
なるレジスタであるとき、初期状態でパリティーが正当
になる（例えば、各ビットがｒ１００００００００Ｊと
なる〉、またはデータピットからパリテイビットを生成
していたため（例えばデータビットｒ’ｌＯＯＯＯＯＯ
ＯＪよりバリテイビット「Ｏ」を生成するなど）、パリ
テイチェツク回路ではパリテイエラーを検出しないので
、ファームウェアによる初Ｉ！Ｉｌ値の設定がなくても
リード、ライトが可能であった。
ットおよびパリティビット１ビットの合計９ビットより
なるレジスタであるとき、初期状態でパリティーが正当
になる（例えば、各ビットがｒ１００００００００Ｊと
なる〉、またはデータピットからパリテイビットを生成
していたため（例えばデータビットｒ’ｌＯＯＯＯＯＯ
ＯＪよりバリテイビット「Ｏ」を生成するなど）、パリ
テイチェツク回路ではパリテイエラーを検出しないので
、ファームウェアによる初Ｉ！Ｉｌ値の設定がなくても
リード、ライトが可能であった。
［発明が解決しようとする課題］
しかしながら、このような従来のアドレスレジスタにあ
ってはファームウェアによる初期値の設定が行なわれな
くてもそれなりにプログラムの実行が続行されるように
なっていたため、本来のリード、ライトすべきエリアか
らデータがリード、ライトされないので、何らかの障害
を引き起こすことになり、デバックに手間がかかるとい
う問題点があった。
ってはファームウェアによる初期値の設定が行なわれな
くてもそれなりにプログラムの実行が続行されるように
なっていたため、本来のリード、ライトすべきエリアか
らデータがリード、ライトされないので、何らかの障害
を引き起こすことになり、デバックに手間がかかるとい
う問題点があった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、初期値設定忘れによって発生する障害を防
止するようにした初期値設定有無の検出方式を提供する
ことを目的どしている。
のであって、初期値設定忘れによって発生する障害を防
止するようにした初期値設定有無の検出方式を提供する
ことを目的どしている。
「課題を解決するための千段］
第１図は本発明の原理説明図である。
第１図において、２はメモリ制御回路、５はメモリ制御
回路−２内に設けられリセット信号により初期化ざれフ
ァームウェアにより値が設定可能なアドレスレジスタ、
６はアドレスレジスタ５の出力のアドレスバス１３に接
続され、前記アドレスレジスタ５へ初期値が設定されて
いない状態で動作を行なうときは、バリテイエラーを検
出する又はアドレス４＜ス１３のハードウエア障害時に
パリティエラーを検出するパリテイチェツク回路である
。
回路−２内に設けられリセット信号により初期化ざれフ
ァームウェアにより値が設定可能なアドレスレジスタ、
６はアドレスレジスタ５の出力のアドレスバス１３に接
続され、前記アドレスレジスタ５へ初期値が設定されて
いない状態で動作を行なうときは、バリテイエラーを検
出する又はアドレス４＜ス１３のハードウエア障害時に
パリティエラーを検出するパリテイチェツク回路である
。
［作用］
本発明においては、アドレスレジスタに対するリセット
信号をオンとすることにより、出力をすべてＱとして必
ずパリテイエラーを出力するようにしておき、ＭＰＵに
よりファームウェアで初期値の設定が行なわれずにアド
レスレジスタのリードを行なうときはバリテイエラーチ
ェツク回路でパリティエラーを検出する。
信号をオンとすることにより、出力をすべてＱとして必
ずパリテイエラーを出力するようにしておき、ＭＰＵに
よりファームウェアで初期値の設定が行なわれずにアド
レスレジスタのリードを行なうときはバリテイエラーチ
ェツク回路でパリティエラーを検出する。
これにより、アドレスレジスタの初期値ヲ設定しなかっ
たことを検出することができるので、デバックの手間を
はふくことができ、初期値の設定忘れから発生する障害
を未然に防止することができる。
たことを検出することができるので、デバックの手間を
はふくことができ、初期値の設定忘れから発生する障害
を未然に防止することができる。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第２図および第３図は本発明の一実施例を示す図である
。
。
第２図において、１はマイクロプロセッサユニット（以
下、ＭＰＵ）であり、ＭＰＵ１はファームウェアで制御
され、メモリ制御回路２に指示を与える。メモリ制御回
路２はメモリ３を制御するもので、ライトイネーブル信
号、リードイネーブル信号、アドレスをメモリ３に出力
し、メモリ３との間でデータの授受を行なう。
下、ＭＰＵ）であり、ＭＰＵ１はファームウェアで制御
され、メモリ制御回路２に指示を与える。メモリ制御回
路２はメモリ３を制御するもので、ライトイネーブル信
号、リードイネーブル信号、アドレスをメモリ３に出力
し、メモリ３との間でデータの授受を行なう。
メモリ制御回路２は、データレジスタ４、アドレスレジ
スタ５、パリティチェック回路６および加算器７を有し
ている。データレジスタ４はバス８〜１０を介してＭＰ
Ｕ１に接続されるとともにデータバスコ１を介してメモ
リ３に接続ざれ、メモリ３にデータを書き込み、またメ
モリ３からデータを読み出す。アドレスレジスタ５はバ
ス１２，９，１０を介してＭＰＵ１に接続されるととも
にアドレスバス１３を介してメモリ３に接続され、メモ
リ３にアドレスを出力する。
スタ５、パリティチェック回路６および加算器７を有し
ている。データレジスタ４はバス８〜１０を介してＭＰ
Ｕ１に接続されるとともにデータバスコ１を介してメモ
リ３に接続ざれ、メモリ３にデータを書き込み、またメ
モリ３からデータを読み出す。アドレスレジスタ５はバ
ス１２，９，１０を介してＭＰＵ１に接続されるととも
にアドレスバス１３を介してメモリ３に接続され、メモ
リ３にアドレスを出力する。
加算器７は１回のメモリサイクルでアドレスレジスタ５
の内容を例えば１だけ増加させる。
の内容を例えば１だけ増加させる。
アドスレジスタ５とメモリ３を接続する前記アドレスバ
ス１３にはバリティチェック回路６が設けられ、パリテ
ィチェック回路６は１回のメモリサイクルでアドレスバ
ス１３のパリティチェックを１回行なう。
ス１３にはバリティチェック回路６が設けられ、パリテ
ィチェック回路６は１回のメモリサイクルでアドレスバ
ス１３のパリティチェックを１回行なう。
ここで、前記アドレスレジスタ５は、初期にＭＰＵ１よ
りファームウェアで１回初期値を設定することが必要で
ある。初期値の設定を忘れると、アドレスレジスタ５は
ハードウエア的には矛盾なく動作するため、本来リード
、ライトされるべきエリアからデータがリード、ライト
されず、その結果、何らかの障害が引き起こされるから
である。
りファームウェアで１回初期値を設定することが必要で
ある。初期値の設定を忘れると、アドレスレジスタ５は
ハードウエア的には矛盾なく動作するため、本来リード
、ライトされるべきエリアからデータがリード、ライト
されず、その結果、何らかの障害が引き起こされるから
である。
アドレスレジスタ５は、第３図に示すように、データビ
ットＯ〜７とバリティビットＰの合計９ビットからなり
、＋ＩＮＱ〜＋ＩＮＰの入力により＋ＯＵＴ Ｏ〜＋Ｏ
ＵＴ Ｐを出力する。また、アドレスレジスタ５はアン
ド回路１４からのセレクト信号によって制御されるとと
もに、リセット信号一ＲＳＴによってリセットされる。
ットＯ〜７とバリティビットＰの合計９ビットからなり
、＋ＩＮＱ〜＋ＩＮＰの入力により＋ＯＵＴ Ｏ〜＋Ｏ
ＵＴ Ｐを出力する。また、アドレスレジスタ５はアン
ド回路１４からのセレクト信号によって制御されるとと
もに、リセット信号一ＲＳＴによってリセットされる。
リセット信号一ＲＳＴをオンにすると、各ビットの出力
はすべて“Ｏ″となり、リードを行なうと、パリティチ
ェック回路６でパリテイエラーを検出する。すなわち、
リセット信号一ＲＳＴを１度オンにした後オフしておく
ことにより、ＭＰＵ１により初期値が設定されないとき
は、アドレスレジスタ５は必ず、パリティエラーを出力
するようにしている。
はすべて“Ｏ″となり、リードを行なうと、パリティチ
ェック回路６でパリテイエラーを検出する。すなわち、
リセット信号一ＲＳＴを１度オンにした後オフしておく
ことにより、ＭＰＵ１により初期値が設定されないとき
は、アドレスレジスタ５は必ず、パリティエラーを出力
するようにしている。
次に、動作を説明する。
まず、アドレスレジスタ５に対するリセット信号一ＲＳ
Ｔを１度オンにした後オフとして、デー・タビットＯ〜
７、およびパリティビットＰをすべてＯにしておき、出
力が必ずパリティエラーとなるようにしておく。
Ｔを１度オンにした後オフとして、デー・タビットＯ〜
７、およびパリティビットＰをすべてＯにしておき、出
力が必ずパリティエラーとなるようにしておく。
ＭＰＵＩによりファームウェアでアドレスレジスタ５に
初期値が設定されない状態でリードを行なうと、パリテ
ィチェック回路６はパリティエラーを検出する。この場
合には、プリント板などのハード障害、または初期値の
設定忘れを検出することになる。初期値の設定を忘れた
ことが明らかになれば、直ちに動作を停止して、手間を
かけることなくデバックを行なうことができ、初期値の
股定忘れから発生する障害を未然に防止することができ
る。
初期値が設定されない状態でリードを行なうと、パリテ
ィチェック回路６はパリティエラーを検出する。この場
合には、プリント板などのハード障害、または初期値の
設定忘れを検出することになる。初期値の設定を忘れた
ことが明らかになれば、直ちに動作を停止して、手間を
かけることなくデバックを行なうことができ、初期値の
股定忘れから発生する障害を未然に防止することができ
る。
次に、ＭＰＵ１によりファームウェアでアドレスレジス
タ５に初期値を設定した場合には、リードを行なったと
きに、パリティチェック回路６はパリティエラーを検出
しない。これはＭＰＵ１より、正当なパリティ付データ
（９ｂｉｔ ）をセットするためである。この場合には
、以降アドレス値を１づつ増加させながら、メモリ３よ
りデータのリード、ライトを行なうことになる。すなわ
ち、アドレスレジスタ５に対する初期値の設定は確実に
行なわれたとして動作を続行することができる。
タ５に初期値を設定した場合には、リードを行なったと
きに、パリティチェック回路６はパリティエラーを検出
しない。これはＭＰＵ１より、正当なパリティ付データ
（９ｂｉｔ ）をセットするためである。この場合には
、以降アドレス値を１づつ増加させながら、メモリ３よ
りデータのリード、ライトを行なうことになる。すなわ
ち、アドレスレジスタ５に対する初期値の設定は確実に
行なわれたとして動作を続行することができる。
［発明の効果］
以上説明してきたよう本発明によれば、ＭＰＬＪにより
ファームウェアでアドレスレジスタに初期値の設定を行
なわずに、アドレスレジスタのリードを行なうときは、
必ず、パリティエラーを検出するようにしたため、初期
値の設定忘れを検出することができるので、デバックの
手間をはふくことができ、初期値の設定忘れから発生す
る障害を未然に防止することができる。
ファームウェアでアドレスレジスタに初期値の設定を行
なわずに、アドレスレジスタのリードを行なうときは、
必ず、パリティエラーを検出するようにしたため、初期
値の設定忘れを検出することができるので、デバックの
手間をはふくことができ、初期値の設定忘れから発生す
る障害を未然に防止することができる。
第１図は本発明の原理説明図、
第２図は本発明の一実施例を示すブロック図、第３図は
アドレスレジスタを示す図である。 図中、 １・・・ＭＰＵ， ２・・・メモリ制御回路、 ３・・・メモリ、 ４・・・データレジスタ、 ５・・・アドレスレジスタ、 ６・・・パリティチェック回路、 ７・・・加算器、 ８〜１０．１２・・・バス、 １１・・・データバス、 １３・・・アドレスバス、 １４・・・アンド回路。 ４号芒一月のー’ＡＩ色イデ１と．ｒ−■１ロック日第
２図 ４ｃ−莞明の屑Ｕ里占兄明囮 第１図 アドしス゛レシ゛スクと牟丁ヨ 第３図
アドレスレジスタを示す図である。 図中、 １・・・ＭＰＵ， ２・・・メモリ制御回路、 ３・・・メモリ、 ４・・・データレジスタ、 ５・・・アドレスレジスタ、 ６・・・パリティチェック回路、 ７・・・加算器、 ８〜１０．１２・・・バス、 １１・・・データバス、 １３・・・アドレスバス、 １４・・・アンド回路。 ４号芒一月のー’ＡＩ色イデ１と．ｒ−■１ロック日第
２図 ４ｃ−莞明の屑Ｕ里占兄明囮 第１図 アドしス゛レシ゛スクと牟丁ヨ 第３図
Claims (1)
- メモリ制御回路（２）内に設けられファームウェアによ
り初期値を設定した後に動作を行なうアドレスレジスタ
（５）において、パリテイエラーとなるようにアドレス
レジスタ（５）に対するリセット信号をオンしておき、
前記初期値が設定されていない状態で動作を行なうとき
は、アドレスレジスタ（５）のアドレスバス（１３）に
接続したパリテイチェック回路（６）でパリテイエラー
を検出することにより初期値設定の有無を検出するよう
にしたことを特徴とする初期値設定有無の検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056903A JPH02235161A (ja) | 1989-03-09 | 1989-03-09 | 初期値設定有無の検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056903A JPH02235161A (ja) | 1989-03-09 | 1989-03-09 | 初期値設定有無の検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235161A true JPH02235161A (ja) | 1990-09-18 |
Family
ID=13040411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056903A Pending JPH02235161A (ja) | 1989-03-09 | 1989-03-09 | 初期値設定有無の検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827926A (en) * | 1996-11-08 | 1998-10-27 | Minnesota Mining And Manufacturing Company | Moisture-curable, hot-melt composition |
-
1989
- 1989-03-09 JP JP1056903A patent/JPH02235161A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827926A (en) * | 1996-11-08 | 1998-10-27 | Minnesota Mining And Manufacturing Company | Moisture-curable, hot-melt composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235161A (ja) | 初期値設定有無の検出方式 | |
| JPS6059608B2 (ja) | マルチプロセツサ | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JP3270357B2 (ja) | 記憶装置の診断システム | |
| JPH0752398B2 (ja) | チェック回路の診断装置 | |
| JPH096685A (ja) | メモリ装置及びそのエラーテスト方法 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| KR970049553A (ko) | 셀프 테스트 기능을 갖는 메모리보드 | |
| JP2002150795A (ja) | 半導体集積回路 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH01205357A (ja) | メモリエラー検出回路テスト方式 | |
| JPH04239923A (ja) | ソフトビジブルレジスタのエラー回復方式 | |
| JPS6156540B2 (ja) | ||
| JPS60186951A (ja) | メモリチエツク方式 | |
| JPS5827247A (ja) | 論理装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS6237756A (ja) | 誤り検出回路 | |
| JPH0797324B2 (ja) | マイクロプログラムのエラー訂正回路 | |
| JPH05173899A (ja) | 情報処理装置 | |
| JPH04332997A (ja) | 障害処理システム | |
| JPH06348515A (ja) | データエラー検出装置の動作確認方法 | |
| JPH0212353A (ja) | Ｒｏｍデータチェック回路 | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPH02178862A (ja) | 情報処理装置 |