JPH0212353A - Ｒｏｍデータチェック回路 - Google Patents
Ｒｏｍデータチェック回路Info
- Publication number
- JPH0212353A JPH0212353A JP63161212A JP16121288A JPH0212353A JP H0212353 A JPH0212353 A JP H0212353A JP 63161212 A JP63161212 A JP 63161212A JP 16121288 A JP16121288 A JP 16121288A JP H0212353 A JPH0212353 A JP H0212353A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- read
- check
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 abstract description 11
- 101150065817 ROM2 gene Proteins 0.000 description 6
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013523 data management Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はＲＯＭデータチェック回路に関し、特に情報処
理装置に使用される読出し専用記憶素子のデータチェッ
クに関する。
理装置に使用される読出し専用記憶素子のデータチェッ
クに関する。
１米ま韮
従来、読出し専用記憶素子し以下ＲＯＭとする］のＲＯ
Ｍデータチェック回路は、第２図に示すように、処理部
１と、プログラムが書込まれたＲＯＭ２と、ＲＯＭ２に
書込まれているプログラムに対応するパリティデータが
書込まれたＲＯＭ７と、パリティジェネレータ８と、フ
リップフロップ５と、データチェック検出表示ランプ６
とにより構成されている。
Ｍデータチェック回路は、第２図に示すように、処理部
１と、プログラムが書込まれたＲＯＭ２と、ＲＯＭ２に
書込まれているプログラムに対応するパリティデータが
書込まれたＲＯＭ７と、パリティジェネレータ８と、フ
リップフロップ５と、データチェック検出表示ランプ６
とにより構成されている。
処理部１がＲＯＭ２に対してアドレスバスのアドレスデ
ータ１０１を確定し、ＲＯＭリード信号１０２を有効に
することにより、ＲＯＭ２からのＲＯＭ出力データ１０
３が確定する。
ータ１０１を確定し、ＲＯＭリード信号１０２を有効に
することにより、ＲＯＭ２からのＲＯＭ出力データ１０
３が確定する。
ＲＯＭ７はこのＲＯＭ出力データ１０３のチエツクのた
めに設けられており、処理部１からのアドレスデータ１
０１が確定し、ＲＯＭリード信号１０２が有効とされる
ことにより、ＲＯＭ７からのパリティデータ１０７が確
定される。
めに設けられており、処理部１からのアドレスデータ１
０１が確定し、ＲＯＭリード信号１０２が有効とされる
ことにより、ＲＯＭ７からのパリティデータ１０７が確
定される。
パリティジェネレータ８は確定されたＲＯＭ ２からの
ＲＯＭ出力データ１０３とＲＯＭ７からのパリティデー
タ１０７とを入力すると、ＲＯＭ２からのＲＯＭ出力デ
ータ１０３のパリティチエツクを行い、その結果をパリ
ティジェネレータ出力信号１０８としてフリップフロッ
プ５に出力する。
ＲＯＭ出力データ１０３とＲＯＭ７からのパリティデー
タ１０７とを入力すると、ＲＯＭ２からのＲＯＭ出力デ
ータ１０３のパリティチエツクを行い、その結果をパリ
ティジェネレータ出力信号１０８としてフリップフロッ
プ５に出力する。
フリップフロップ５ではこのパリティジェネレータ出力
信号１０８をＲＯＭリード信号１０２の有効のタイミン
グでラッチし、データチェック検出信号１０６をデータ
チェック検出表示ランプ６に出力する。
信号１０８をＲＯＭリード信号１０２の有効のタイミン
グでラッチし、データチェック検出信号１０６をデータ
チェック検出表示ランプ６に出力する。
パリティジェネレータ８により誤りが検出されて、フリ
ップフロップ５からのデータチェック検出信号１０６が
有効になると、データチェック検出表示ランプ６が点灯
される。
ップフロップ５からのデータチェック検出信号１０６が
有効になると、データチェック検出表示ランプ６が点灯
される。
このような従来のＲＯＭデータチェック回路では、ＲＯ
Ｍ２からのＲＯＭ出力データ１０３のチエツクをＲＯＭ
７に書込まれたパリティデータを用いて行っているので
、ＲＯＭに書込まれるデータとしてはプログラムデータ
のほかにパリティデータの作成が必要となり、ＲＯＭ２
に書込まれたプログラムデータおよびＲＯＭ７に書込ま
れたパリティデータの２種類のＲＯＭデータ管理が必要
になるという欠点がある。
Ｍ２からのＲＯＭ出力データ１０３のチエツクをＲＯＭ
７に書込まれたパリティデータを用いて行っているので
、ＲＯＭに書込まれるデータとしてはプログラムデータ
のほかにパリティデータの作成が必要となり、ＲＯＭ２
に書込まれたプログラムデータおよびＲＯＭ７に書込ま
れたパリティデータの２種類のＲＯＭデータ管理が必要
になるという欠点がある。
また、パリティジェネレータ８のパリティチエツクでは
ＲＯＭ出力データ１０３の２ビット誤りを検出すること
ができず、信頼性が低いという欠点がある。
ＲＯＭ出力データ１０３の２ビット誤りを検出すること
ができず、信頼性が低いという欠点がある。
几肌立旦至
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、１種類のＲＯＭデータを作成するだけで
データチェックを行うことができ、信頼性を向上させる
ことができるＲＯＭデータチェック回路の提供を目的と
する。
されたもので、１種類のＲＯＭデータを作成するだけで
データチェックを行うことができ、信頼性を向上させる
ことができるＲＯＭデータチェック回路の提供を目的と
する。
九肌立■羞
本発明によるＲＯＭデータチェック回路は、第１の読出
し専用記憶素子の出力データのエラー検出を行うＲＯＭ
データチェック回路であって、前記第１の読出し専用記
憶素子と同一のデータが書込まれた第２の読出し専用記
憶素子と、前記第１の読出し専用記憶素子の出力データ
と前記第２の読出し専用記憶素子の出力データとを比較
する比較手段と゛を設けたことを特徴とする。
し専用記憶素子の出力データのエラー検出を行うＲＯＭ
データチェック回路であって、前記第１の読出し専用記
憶素子と同一のデータが書込まれた第２の読出し専用記
憶素子と、前記第１の読出し専用記憶素子の出力データ
と前記第２の読出し専用記憶素子の出力データとを比較
する比較手段と゛を設けたことを特徴とする。
１組頂
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、本発明の一実施例によるＲＯＭデータ
チェック回路は、処理部１と、読出し専用記憶素子（以
下ＲＯＭとする）２．３と、データ比較回路４と、フリ
ップフロップ５と、データチェック検出表示ランプ６と
を含んで構成されている。
る０図において、本発明の一実施例によるＲＯＭデータ
チェック回路は、処理部１と、読出し専用記憶素子（以
下ＲＯＭとする）２．３と、データ比較回路４と、フリ
ップフロップ５と、データチェック検出表示ランプ６と
を含んで構成されている。
処理部１がＲＯＭ２に対してアドレスバスのアドレスデ
ータ１０１を確定し、ＲＯＭリード信号１０２を有効と
することにより、ＲＯＭ２からのＲＯＭ出力データ１０
３が確定される。
ータ１０１を確定し、ＲＯＭリード信号１０２を有効と
することにより、ＲＯＭ２からのＲＯＭ出力データ１０
３が確定される。
ＲＯＭ３にはこのＲＯＭ出力データ１０３のチエツクの
ために、ＲＯＭ２と同一のデータが書込まれており、処
理部１からのアドレスデータ１０１が確定し、ＲＯＭリ
ード信号１０２が有効とされることにより、ＲＯＭ３か
らのＲＯＭ出力データ１０４が確定される。
ために、ＲＯＭ２と同一のデータが書込まれており、処
理部１からのアドレスデータ１０１が確定し、ＲＯＭリ
ード信号１０２が有効とされることにより、ＲＯＭ３か
らのＲＯＭ出力データ１０４が確定される。
データ比較回路４では確定されたＲＯＭ２．３からのＲ
ＯＭ出力データ１（１３，１０４が入力されると、ＲＯ
Ｍ２からのＲＯＭ出力データ１０３とＲＯＭ ３からの
ＲＯＭ出力データ１０４とをビット毎に比較し、その結
果をデータ比較回路出力信号１０５としてフリップフロ
ップ５に出力する。
ＯＭ出力データ１（１３，１０４が入力されると、ＲＯ
Ｍ２からのＲＯＭ出力データ１０３とＲＯＭ ３からの
ＲＯＭ出力データ１０４とをビット毎に比較し、その結
果をデータ比較回路出力信号１０５としてフリップフロ
ップ５に出力する。
フリップフロップ５ではこのデータ比較回路出力信号１
０５をＲＯＭリード信号１０２の有効のタイミングでラ
ッチし、データチェック検出信号１０６をデータチェッ
ク検出表示ランプ６に出力する。
０５をＲＯＭリード信号１０２の有効のタイミングでラ
ッチし、データチェック検出信号１０６をデータチェッ
ク検出表示ランプ６に出力する。
データ比較回路４においてＲＯＭ２．３からのＲＯＭ出
力データ１０３．１０４の比較結果が不一致となって誤
りが検出されると、フリップフロップ５からのデータチ
ェック検出信号１０６が有効となってデータチェック検
出表示ランプ６が点灯される。
力データ１０３．１０４の比較結果が不一致となって誤
りが検出されると、フリップフロップ５からのデータチ
ェック検出信号１０６が有効となってデータチェック検
出表示ランプ６が点灯される。
このように、ＲＯＭ２からのＲＯＭ出力データ１０３を
、ＲＯＭ２と同一のデータが書込まれたＲＯＭ３からの
ＲＯＭ出力データ１０４と比較するようにすることによ
って、ＲＯＭ２．３に書込むデータとしてプログラムデ
ータのみを作成すればよい。
、ＲＯＭ２と同一のデータが書込まれたＲＯＭ３からの
ＲＯＭ出力データ１０４と比較するようにすることによ
って、ＲＯＭ２．３に書込むデータとしてプログラムデ
ータのみを作成すればよい。
また、ＲＯＭ２．３からのＲＯＭ出力データ１０３，１
０４のビット毎の比較により２ビット誤りでも検出する
ことができるので、信頼性を向上させることができる。
０４のビット毎の比較により２ビット誤りでも検出する
ことができるので、信頼性を向上させることができる。
北１しと弧里
以上説明したように本発明によれば、第１の読出し専用
記憶素子の出力データと、第１の読出し専用記憶素子と
同一のデータが書込まれた第２の読出し専用記憶素子の
出力データとを比較するようにすることによって、１種
類のＲＯＭデータを作成するだけでデータチェックを行
うことができ、信頼性を向上させることができるという
効果がある。
記憶素子の出力データと、第１の読出し専用記憶素子と
同一のデータが書込まれた第２の読出し専用記憶素子の
出力データとを比較するようにすることによって、１種
類のＲＯＭデータを作成するだけでデータチェックを行
うことができ、信頼性を向上させることができるという
効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・処理部 ２．３・・・・・・読出し専用記憶素子（ＲＯＭ）４・
・・・・・データ比較回路 ５・・・・・・フリップフロップ
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・処理部 ２．３・・・・・・読出し専用記憶素子（ＲＯＭ）４・
・・・・・データ比較回路 ５・・・・・・フリップフロップ
Claims (1)
- （１）第１の読出し専用記憶素子の出力データのエラー
検出を行うＲＯＭデータチェック回路であつて、前記第
１の読出し専用記憶素子と同一のデータが書込まれた第
２の読出し専用記憶素子と、前記第１の読出し専用記憶
素子の出力データと前記第２の読出し専用記憶素子の出
力データとを比較する比較手段とを設けたことを特徴と
するＲＯＭデータチェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161212A JPH0212353A (ja) | 1988-06-29 | 1988-06-29 | Ｒｏｍデータチェック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161212A JPH0212353A (ja) | 1988-06-29 | 1988-06-29 | Ｒｏｍデータチェック回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212353A true JPH0212353A (ja) | 1990-01-17 |
Family
ID=15730740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161212A Pending JPH0212353A (ja) | 1988-06-29 | 1988-06-29 | Ｒｏｍデータチェック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212353A (ja) |
-
1988
- 1988-06-29 JP JP63161212A patent/JPH0212353A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
| JPH0212353A (ja) | Ｒｏｍデータチェック回路 | |
| JPH0816483A (ja) | メモリ装置の制御方式 | |
| JPS6130301B2 (ja) | ||
| JPH0316655B2 (ja) | ||
| JPS605022B2 (ja) | 記憶装置のエラー検出装置 | |
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JP3154853B2 (ja) | イリーガルメモリアクセス検出方式 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPH04311236A (ja) | メモリエラー処理回路 | |
| JPH11194975A (ja) | メモリシステム | |
| JPH0756816A (ja) | メモリの制御装置 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPH06161905A (ja) | データの検証方法 | |
| JPH0546487A (ja) | フアイル盤誤実装検出装置 | |
| JP2001067271A (ja) | メモリ回路のチェック方法 | |
| JPS6142304B2 (ja) | ||
| JP2001216201A (ja) | データ処理装置 | |
| JPH0553924A (ja) | 記憶装置の試験方式 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH0573437A (ja) | メモリパリテイ回路 | |
| JP2004334707A (ja) | メモリ検査装置およびメモリ検査方法 | |
| JPH02235161A (ja) | 初期値設定有無の検出方式 | |
| JPH09293014A (ja) | メモリの記憶容量の認識方法 |