JPH0222913A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0222913A JPH0222913A JP63174015A JP17401588A JPH0222913A JP H0222913 A JPH0222913 A JP H0222913A JP 63174015 A JP63174015 A JP 63174015A JP 17401588 A JP17401588 A JP 17401588A JP H0222913 A JPH0222913 A JP H0222913A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- atd
- pulse width
- point
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000007704 transition Effects 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 238000003079 width control Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003870 depth resolved spectroscopy Methods 0.000 description 2
- 208000009743 drug hypersensitivity syndrome Diseases 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 201000002487 asphyxiating thoracic dystrophy 1 Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路におけるＡＴＤ（Ａｄｒｅ
ｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｄｅｔｅｃｔｏｒ ）パ
ルス幅の制御に関するものである。
ｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｄｅｔｅｃｔｏｒ ）パ
ルス幅の制御に関するものである。
ｍ１４図は、従来のＡＴＤパルス発生回路の回路図の一
例で、図において、（４） ＃ （５）はインバータ、
（ａ） ｐ （７）はトランスミッション、（８）は入
力端子、（９）は出力端子である。
例で、図において、（４） ＃ （５）はインバータ、
（ａ） ｐ （７）はトランスミッション、（８）は入
力端子、（９）は出力端子である。
次に動作について説明する。入力端子（８）に入るＡＤ
ＤＲＥＳＳが変化することによって出力端子（９）にＡ
ＴＤ １パルスが発生する。第４図における各点の波形
を第５図を用いて説明する。入力端子（８）のＡＤＤＲ
ＥＳＳに初め°Ｌ″が入っているとき、Ｅ点のレベルも
”Ｌ”であり、トランスミッション（７）がＯＮＬ、て
いるので１点には、Ｇ点のレベルすなわち°Ｈ″レベル
が出力される。その後、ＡＤＤＲＥＳＳが”Ｌ”→＠Ｈ
＃に変化したとき、Ｆ点とＧ点のレベルは少しの遅延時
間の後、反対レベルに変化する。
ＤＲＥＳＳが変化することによって出力端子（９）にＡ
ＴＤ １パルスが発生する。第４図における各点の波形
を第５図を用いて説明する。入力端子（８）のＡＤＤＲ
ＥＳＳに初め°Ｌ″が入っているとき、Ｅ点のレベルも
”Ｌ”であり、トランスミッション（７）がＯＮＬ、て
いるので１点には、Ｇ点のレベルすなわち°Ｈ″レベル
が出力される。その後、ＡＤＤＲＥＳＳが”Ｌ”→＠Ｈ
＃に変化したとき、Ｆ点とＧ点のレベルは少しの遅延時
間の後、反対レベルに変化する。
しかし、トランスミッション（６） ｊ （７）のクロ
ックとなっているＥ点のレベルは、インバータ（４）
、 （５）により、大きく遅延されているのでトランス
ミッション（７）が依然ＯＮｔ、ているので１点には、
Ｇ点と同じ変化をし”Ｈ”レベルからＬ“レベルへ変る
。そしてＥ点のレベルが“Ｈ“になるまで１点のレベル
はＧ点と同じになる。Ｅ点のレベルが“Ｌ”から°Ｈ“
に変ると、トランスミッション（６） ？ （７）のク
ロックが反転したものであるから、トランスミッション
（６）がＯＮすることとなる。よって１点のレベルはＦ
点のレベルと同じになるので°Ｈ″となる。この１点の
波形をインバーターしたものがＡＴＤ １で出力端子（
９）に出力される。
ックとなっているＥ点のレベルは、インバータ（４）
、 （５）により、大きく遅延されているのでトランス
ミッション（７）が依然ＯＮｔ、ているので１点には、
Ｇ点と同じ変化をし”Ｈ”レベルからＬ“レベルへ変る
。そしてＥ点のレベルが“Ｈ“になるまで１点のレベル
はＧ点と同じになる。Ｅ点のレベルが“Ｌ”から°Ｈ“
に変ると、トランスミッション（６） ？ （７）のク
ロックが反転したものであるから、トランスミッション
（６）がＯＮすることとなる。よって１点のレベルはＦ
点のレベルと同じになるので°Ｈ″となる。この１点の
波形をインバーターしたものがＡＴＤ １で出力端子（
９）に出力される。
このように遅延のインバータ（４） ｅ （５）によっ
てＡＴＤパルスを作っている。よって若しもＡＤＤＲＥ
ＳＳに第５図に示すＹのようなノイズが乗り、そのノイ
ズがスレッシュホールド電圧を越えるような場合、ノイ
ズのパルス幅と同じ位の細いパルスを発生させる可能性
がある。
てＡＴＤパルスを作っている。よって若しもＡＤＤＲＥ
ＳＳに第５図に示すＹのようなノイズが乗り、そのノイ
ズがスレッシュホールド電圧を越えるような場合、ノイ
ズのパルス幅と同じ位の細いパルスを発生させる可能性
がある。
従来のＡＴＤ発生回路は、アドレスにノイズが乗った場
合、細いＡＴＤパルスを発生しそのためアクセスが遅（
なったり、また最悪の場合は、誤動作するという問題点
があった。
合、細いＡＴＤパルスを発生しそのためアクセスが遅（
なったり、また最悪の場合は、誤動作するという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、ノイズによるＡＴＤパルスを除去することを
目的とする。
たもので、ノイズによるＡＴＤパルスを除去することを
目的とする。
この発明に係る半導体回路はＡＤＤＲＥ Ｓ Ｓの変化
によって発生されたＡＴＤパルスを遅延回路を用いるこ
とによって一度細くする。
によって発生されたＡＴＤパルスを遅延回路を用いるこ
とによって一度細くする。
この発明における回路は、初めパルス幅を細くすること
により、ノイズによって発生した細いＡＴＤパルスを除
去することができる。
により、ノイズによって発生した細いＡＴＤパルスを除
去することができる。
以下、この発明に係る半導体装置の一実施例を図につい
て説明する。第１図はＡＴＤパルス発生回路とＡＴＤパ
ルス幅制御回路の回路図、第２図は第１図に示す各点に
おける波形図、第３図はこの発明の他の実施例によるＡ
ＴＤパルス発生回路とＡＴＤパルス幅制御回路の回路図
である。図において、（１）はＡＴＤパルス幅を細める
パルス幅縮小回路、（２）はパルス幅縮小回路（１）で
細くなったパルス幅を太くするパルス幅拡大回路、（３
）はＡＴＤパルス発生回路で第３図の従来例の回路に相
当する。（４）〜（８）は第３図の従来例に示したもの
と同等であるので説明を省略する。ＱＯ、（ロ）は出力
端子、（２）、（ト）、Ｑ４．（至）はインバータ、α
ＱはＮＡＮＤ回路である。
て説明する。第１図はＡＴＤパルス発生回路とＡＴＤパ
ルス幅制御回路の回路図、第２図は第１図に示す各点に
おける波形図、第３図はこの発明の他の実施例によるＡ
ＴＤパルス発生回路とＡＴＤパルス幅制御回路の回路図
である。図において、（１）はＡＴＤパルス幅を細める
パルス幅縮小回路、（２）はパルス幅縮小回路（１）で
細くなったパルス幅を太くするパルス幅拡大回路、（３
）はＡＴＤパルス発生回路で第３図の従来例の回路に相
当する。（４）〜（８）は第３図の従来例に示したもの
と同等であるので説明を省略する。ＱＯ、（ロ）は出力
端子、（２）、（ト）、Ｑ４．（至）はインバータ、α
ＱはＮＡＮＤ回路である。
次に動作について説明する。第１図のように構成された
半導体回路において、第２図の各点の波形図を用いて説
明する。入力端子（８）のＡＤＤＲＥＳＳに図のような
波形が入力さ・れた場合、Ａ点には図のような波形が出
る。第２図に示すＸはアドレスノイズである。Ａ点の波
形をインバータ（６）、（至）で遅延したＢ点の波形と
、Ａ点の波形をＮＡＮＤ回路α→を通すことによって０
点には図のような波形が出る。このときＡＤＤＲＥＳＳ
ノイズＸによって発生した極めて細いパルスは、 ＮＡ
ＮＤ回路αＱを通ることにより除去される。また、ＡＤ
ＤＲＥＳＳノイズＸにより発生したパルス幅が、ある程
度太く、そのパルスがＮＡＮＤ回路ＣＡ傍を通っても完
全に除去されない場合にそのままのパルス幅では誤動作
等を起こす可能性があるために、細められたパルスもま
た、インバータａ４１（至）で遅延したＤ点の波形と０
点の波形のＮＯＲをとることで、誤動作しないようなパ
ルス幅に太くする。このようにＡＤＤＲＥＳＳノイズＸ
によって発生する極めて細いパルスを除去することがで
きる。
半導体回路において、第２図の各点の波形図を用いて説
明する。入力端子（８）のＡＤＤＲＥＳＳに図のような
波形が入力さ・れた場合、Ａ点には図のような波形が出
る。第２図に示すＸはアドレスノイズである。Ａ点の波
形をインバータ（６）、（至）で遅延したＢ点の波形と
、Ａ点の波形をＮＡＮＤ回路α→を通すことによって０
点には図のような波形が出る。このときＡＤＤＲＥＳＳ
ノイズＸによって発生した極めて細いパルスは、 ＮＡ
ＮＤ回路αＱを通ることにより除去される。また、ＡＤ
ＤＲＥＳＳノイズＸにより発生したパルス幅が、ある程
度太く、そのパルスがＮＡＮＤ回路ＣＡ傍を通っても完
全に除去されない場合にそのままのパルス幅では誤動作
等を起こす可能性があるために、細められたパルスもま
た、インバータａ４１（至）で遅延したＤ点の波形と０
点の波形のＮＯＲをとることで、誤動作しないようなパ
ルス幅に太くする。このようにＡＤＤＲＥＳＳノイズＸ
によって発生する極めて細いパルスを除去することがで
きる。
次に第３図について説明する。第４図のようなＡＴＤ発
生回路（３）を用いている場合、ＡＴＤｌに出るパルス
幅はインバータ（４） Ｉ （５）による遅延時間によ
って決る。よってあらかじめ、インバータ（４）。
生回路（３）を用いている場合、ＡＴＤｌに出るパルス
幅はインバータ（４） Ｉ （５）による遅延時間によ
って決る。よってあらかじめ、インバータ（４）。
（５）の遅延時間を長くなるように設計し、したがって
正規のＡＴＤパルス幅が長くなるように設計すれば、第
３図のようにパルス幅を細くするだけで再び太くする回
路は不用となる。また、パルス幅が十分長くなるように
設計すれば、ＡＤＤＲＥＳＳノイズＸによって発生する
パルスは、ノイズ幅と同じになるので除去しやすくなる
。
正規のＡＴＤパルス幅が長くなるように設計すれば、第
３図のようにパルス幅を細くするだけで再び太くする回
路は不用となる。また、パルス幅が十分長くなるように
設計すれば、ＡＤＤＲＥＳＳノイズＸによって発生する
パルスは、ノイズ幅と同じになるので除去しやすくなる
。
この発明は以上説明した通り遅延回路を従来のＡＴＤ発
生回路に付けることにより、ノイズ等によって発生され
るパルスを除去できるという効果がある。
生回路に付けることにより、ノイズ等によって発生され
るパルスを除去できるという効果がある。
第１図はこの発明に係る半導体装置の一実施例によるＡ
ＴＤ発生回路とＡＴＤパルス幅制御回路の回路図、第２
図は第１図に示す各点における波形図、第３図はこの発
明の他の実施例によるＡＴＤパルス発生回路とＡＴＤパ
ルス制御回路の回路図、第４図は従来のＡＴＤパルス発
生回路の回路図、第５図は第４図に示す各点における波
形図である。 図において（１）はパルス幅縮小回路、（２）はパルス
幅拡大回路、（３）はＡＴＤパルス発生回路、（４）
ｅ ｃ５）。 ＠〜（至）はインバータ、（６） ＃ （７）はトラン
スミッション、（８）は入力端子、αＱ、（６）は出力
端子、＜１０はＮＡＮＤ回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
ＴＤ発生回路とＡＴＤパルス幅制御回路の回路図、第２
図は第１図に示す各点における波形図、第３図はこの発
明の他の実施例によるＡＴＤパルス発生回路とＡＴＤパ
ルス制御回路の回路図、第４図は従来のＡＴＤパルス発
生回路の回路図、第５図は第４図に示す各点における波
形図である。 図において（１）はパルス幅縮小回路、（２）はパルス
幅拡大回路、（３）はＡＴＤパルス発生回路、（４）
ｅ ｃ５）。 ＠〜（至）はインバータ、（６） ＃ （７）はトラン
スミッション、（８）は入力端子、αＱ、（６）は出力
端子、＜１０はＮＡＮＤ回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ＡＴＤ回路を有する半導体装置において、ＡＴＤ回路か
ら発生されるＡＴＤパルスの幅を遅延手段を用いて制御
し、いかなるアドレス変化時においても、遅延手段によ
り規定される遅延回路よりも幅の狭いＡＴＤパルスが発
生しないことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174015A JPH0222913A (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174015A JPH0222913A (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222913A true JPH0222913A (ja) | 1990-01-25 |
Family
ID=15971148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174015A Pending JPH0222913A (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562712A2 (en) * | 1992-03-27 | 1993-09-29 | Advanced Micro Devices, Inc. | Apparatus for filtering noise from a periodic signal |
-
1988
- 1988-07-12 JP JP63174015A patent/JPH0222913A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562712A2 (en) * | 1992-03-27 | 1993-09-29 | Advanced Micro Devices, Inc. | Apparatus for filtering noise from a periodic signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
| JPH07120225B2 (ja) | 半導体回路装置 | |
| JPS63136815A (ja) | 周期信号発生回路 | |
| JP3157681B2 (ja) | 論理データ入力ラッチ回路 | |
| JPH08321183A (ja) | 半導体記憶装置のデータ入力回路 | |
| JPH038037B2 (ja) | ||
| US6249141B1 (en) | Enhanced glitch removal circuit | |
| JPH0222913A (ja) | 半導体装置 | |
| KR100353103B1 (ko) | 펄스발생회로 | |
| JPH10242820A (ja) | 集積回路用の非重複クロック信号発生回路および方法 | |
| US6058070A (en) | Glitch immune ATD circuitry | |
| JPS59117315A (ja) | パルス発生回路 | |
| JP2806849B2 (ja) | メモリアドレス制御装置 | |
| KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
| JPH0212411B2 (ja) | ||
| JPS63253715A (ja) | クロツク発生回路 | |
| JP2878032B2 (ja) | 半導体装置 | |
| KR100375597B1 (ko) | 버스트 카운터 불안정화 방지장치 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPH08315571A (ja) | 半導体記憶装置 | |
| KR100206888B1 (ko) | 마스크롬의 내부제어신호 발생회로 | |
| JPH0795018A (ja) | パルス幅延長回路 | |
| KR960001422Y1 (ko) | 반도체 소자용 버퍼 | |
| KR100211071B1 (ko) | 메모리 소자의 라이트 신호 제어 회로 | |
| JPH0466406B2 (ja) |