JPH02224522A - リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電源投入時に集積回路の内部回路をリセットす
るリセット回路に関する。

［従来の技術］ 従来、この種のリセット回路はパワーオンリセ・ット回
路として知られており、第５図に示すように、電源ＶＤ
Ｄと接地ＧＮＤとの間にトランジスタ３１による負荷と
コンデンサ３２とを直列に接続し、再接続点の電位をイ
ンバータ素子３３によって２値化するＣＲ積分回路によ
って構成されている。

このパワーオンリセット回路３０は、コンデンサ３２の
容量によって決定される一定時間、リセット信号Ｒ３を
アクティブにするように動作をする。

［発明が解決しようとする課題］ しかしながら、上述した従来のパワーオンリセット回路
では、コンデンサの容量によりリセット信号をアクティ
ブにする時間を制御しているので、長時間リセット信号
をアクティブにする必要がある場合には、コンデンサの
容量による時間の設定のみでは困難であるという問題点
があった。

本゛発明はかかる問題点に鑑みてなされたものであって
、リセット信号をアクティブにする期間を自由に設定可
能なリセット回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るリセット回路は、電源供給時に電源供給開
始から一定時間だけリセット開始信号を生成し出力する
パワーオンリセット回路と、このパワーオンリセット回
路から出力される前記リセット開始信号によってクロッ
ク信号のカウントを開始しカウント値が所定の値になっ
たときにリセット終了信号を出力するカウンタと、前記
リセット開始信号でリセット信号をアクティブにし前記
リセット終了信号で前記リセット信号をインアクティブ
にするリセット信号生成回路とを具備したことを特徴と
する。

［作用］ 本発明においては、パワーオンリセット回路により生成
されるリセット開始信号でカウンタがカウントを開始し
、このカウンタがクロック信号を予め設定した所定数だ
けカウントしたらリセット終了信号を出力する。そして
リセット信号生成回路は上記リセット開始信号でリセッ
ト信号をアクティブにし、リセット終了信号でリセット
信号をインアクティブにするので、リセット信号のアク
ティブな期間はカウンタの設定値により決定され、その
値は任意に設定可能である。

［実施例］ 次に、添付の図面を参照しながら本発明の実施例につい
て説明する。

第１図は本発明の第１の実施例に係るリセット回路の構
成を示す図である。

パワーオンリセット回路１１は、前述した従来の回路と
同様のもので、例えばコンデンサの容量によって定めら
れた一定期間アクチイブとなるリセットスタート信号Ｒ
８を出力する。

このリセットスタート信号Ｒ３は、カウンタ１２とＲ８
（リセット開始信号）フリップフロップ１３とに与えら
れている。カウンタ１２は、上記リセット開始信号Ｒ３
でカウンタ動作を開始し、予め設定された値に達すると
、カウント終了信号としてのカウント出力ＣＮＴを出力
する。ＲＳフリップフロップ１３は、上記カウント出力
ＣＮＴによってセットされ、リセットスタート信号Ｒ８
によってリセットされる。このＲＳフリップフロシブ１
３の回出力は、ＯＲ回路１４の一方の入力に与えられて
いる。ＯＲ回路１４の他方の入力には、外部リセット端
子１５から入力される外部リセット信号ＲＥＳＯが与え
られている。そして、ＯＲ回路１４の出力は、これらＱ
出力と外部リセット信号ＲＥＳＯとの論理和出力を内部
リセット信号ＲＥＳＩとして図示しない内部回路に出力
する。

次に、このように構成された本実施例の回路の動作を、
第２図のタイミングチャートに基づいて説明する。

先ず、電源投入時に、パワーオンリセット回路１１によ
りリセットスタート信号Ｒ８がアクティブとなり、これ
がカウンタ１２に入力され、カウントが開始される。こ
のとき、カウンタ出力ＣＮＴはインアクティブである。

リセットスタート信号Ｒ３は、ＲＳフリップ７０ツブ１
３にも入力され、肩出力をアクティブにする。これによ
り、０Ｒ回路１４を介して内部リセット信号ＲＥＳＩが
アクティブになり、リセットが開始される。

次に、カウンタ１２の計数値がある設定値に達すると、
カウンタ出力ＣＮＴがアクティブになり、ＲＳフリップ
フロップ１３のセット端子Ｓに入力され、Ｑ出力はイン
アクティブとなる。これにより内部リセット信号ＲＥＳ
Ｉがインアクティブになり、リセットが終了する。

なお、カウンタ１２は、リセットが終了しても動作を続
け、カウント出力ＣＮＴがインアクティブになるが、Ｒ
Ｓフリップフロップ１３のＱ出力は変化ないので、内部
リセット信号ＲＥＳＩはインアクティブのままである。

第３図は本発明の第２の実施例に係るリセット回路の構
成を示す回路図である。この実施例では、カウント１２
からのカウンタ出力ＣＮＴをインバータ素子１６で反転
させ、この信号ＣＮＴをＯＲ回路１４の一方に与えてい
る。また、ＲＳフリップ７０ツブ１３のＱ出力は、カウ
ントストップ信号Ｃ８としてカウンタ１２に供給されて
いる。

第４図は、この回路の動作を示すタイミング図である。

リセットスタート信号ＲＳがアクティブになると、カウ
ントストップ信号Ｃ８がインアクティブとなり、カウン
タ１２が計数を開始する。

このとき、カウンタ出力ＣＮＴはインアクティブとなる
。これにより内部リセット信号ＲＥＳＩがアクティブと
なり、リセットが開始される。

次にカウンタ１２の計数値が特定の設定値に達すると、
カウント出力ＣＮＴがアクティブとなり、ＲＳフリップ
フロップ１３がセットされてカウントストップ信号Ｃ８
がアクティブとなる。これによりカウンタ１２が停止し
、カウント出力ＣＮＴはアクティブのままとなる。この
とき内部リセット信号ＲＥＳＩはインアクティブとなり
、リセットが終了する。

［発明の効果］ 以上説明したように本発明は、電源投入時のパワーオン
リセット回路でリセット開始信号を生成し、このリセッ
ト開始信号でカウンタを動作させると共に、カウンタが
所定の値を計数したらカラ、ント終了信号を発生させ、
更に上記カウント開始信号とカウント終了信号とでリセ
ット信号のアクティブ期間を制御するようにしたので、
リセット信号のアクティブ期間を自由に設定できるとい
う効果を奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るリセット回路のブ
ロック図、第２図は第１図に示す回路の動作を示すタイ
ミング図、第３図は本発明の第２の実施例に係るリセッ
ト回路のブロック図、第４図は第３図に示す回路の動作
を示すタイミング図、第５図は従来のパワーオンリセッ
ト回路の回路図である。 １１．３０；パワーオンリセット回路、１２；カウンタ
、ｌ’ｌ；ＲＳフリップフロップ、１４；ＯＲ回路、１
５；外部リセット端子、１６．３３；インバータ素子、
３１；トランジスタ、３２；コンデンサ

Claims (1)

【特許請求の範囲】
1. 電源供給時に電源供給開始から一定時間だけリセット開
   始信号を生成し出力するパワーオンリセット回路と、こ
   のパワーオンリセット回路から出力される前記リセット
   開始信号によつてクロック信号のカウントを開始しカウ
   ント値が所定の値になったときにリセット終了信号を出
   力するカウンタと、前記リセット開始信号でリセット信
   号をアクティブにし前記リセット終了信号で前記リセッ
   ト信号をインアクティブにするリセット信号生成回路と
   を具備したことを特徴とするリセット回路。