JPH02224367A

JPH02224367A - コンデンサをもつ半導体装置

Info

Publication number: JPH02224367A
Application number: JP4790089A
Authority: JP
Inventors: Hide Okubo; 大久保　秀
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1990-09-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はノイズを除去するためのコンデンサを備えた半
導体装置に関するものである。

（従来の技術）機器の高速化に伴ない、高速動作を行なう半導体集積回
路装置（以下ＩＣという）が要求されてくる。ＩＣが高
速動作を行なうと素子のスイッチング時にノイズにより
誤動作する可能性がでてくる。ＩＣを安定して高速動作
させるには、ノイズ対策が必要であり、特に電源のノイ
ズ対策が必須である。

電源を安定化させるにはコンデンサが用いられる。コン
デンサを設けるには、以下の何れかの手法が採られてい
る。

（１）コンデンサをパッケージの外側に外付けする。

（２）パラ・ケージ内にコンデンサを内蔵する。

（３）ＩＣチップにコンデンサを形成する。

（発明が解決しようとする課題）コンデンサを外付けする手法（１）では、プリント配線
基板の実装密度が低下し、部品点数の増加や実装工数の
増加、コストの増加を招く。

手法（２）の場合、コンデンサをパッケージに内蔵する
という特殊な工程を必要とするため、これもコストの増
加を招く。

手法（３）の場合、ＩＣチップの空き領域にコンデンサ
を形成するので、１〜１０ｐＦ程度の小容量のコンデン
サしか作ることができず、電源の安定化には不十分であ
る。

本発明はＩＣチップにコンデンサを形成することよって
部品点数の増加やコストの増加を招かないようにし、か
つ、そのコンデンサの容量も大きくして、ノイズに対す
る耐性の高い半導体装置を提供することを目的とするも
のである。

（課題を解決するための手段）本発明の半導体装置では、素子が形成される単結晶半導
体層を上層に形成し、下層には誘電体膜と導電体層を積
層してコンデンサを形成する。

（実施例）第１図は一実施例を表わし、第２図はその等価回路を表
わす。

１はＩＣチップである。ＩＣチップ１で、１１はＰ型シ
リコン基板であり、シリコン基板１１の表面には第１の
誘電体膜１２が形成されている。

誘電体膜１２とシテはＳ　ｉ　Ｏ，，５ｉＯＮ、Ｓｉ。

Ｎ４．Ｔａ２０５などを用いることができる。誘電体膜
１２の膜厚は、必要な容量に応じて設定することができ
、１００人〜１０μｍ程度であり、例えば１０００人で
ある。

誘電体膜１２上には第１の導電体層１３が形成されてい
る。導電体層１３には例えばＡＱ、低抵抗化された多結
晶シリコン、Ｔｉ、Ｗ、Ｍｏなどの高融点金属を用いる
ことができる。導電体層１３の膜厚は１０００人〜５μ
ｍ程度であり、例えば６０００人である。

導電体層１３上には第２の誘電体膜１４が形成されてい
る。誘電体膜１４としては５ｉｎ２．５ｉＯＮ、Ｓｉ３
Ｎ４．Ｔａ、Ｏ，などを用いることができる。誘電体膜
１４の膜厚も必要な容量に応じて設定することができ、
１００人〜１０μｍ程度であり、例えば１０００人であ
る。

誘電体膜１４上には第２の導電体層１５が形成されてい
る。導電体層１５には例えばＡＱ、低抵抗化された多結
晶シリコン、Ｔｉ、Ｗ、Ｍｏなどの高融点金属を用いる
ことができる。導電体層１５の膜厚は１０００人〜５μ
ｍ程度であり、例えば６０００人である。

導電体層１５上には１００人〜１０μｍ程度、例えば１
０００人の膜厚（７）ＳｉＯ，、Ｓ　ｉ　ＯＮ。

Ｓｉ、Ｎ４．Ｔａｇｏｓなどの誘電体膜（図示路）を介
して単結晶シリコン層１６が形成されている。

単結晶シリコン層１６の膜厚は１００人〜１０μｍ程度
、例えば５０００人である。単結晶シリコンｐａ１６に
はトランジスタその他の素子が形成されている。

第１の導電体層１３と第２の導電体ｆｆｊｊ　１５は、
それぞれコンタクトホールを介して表面のポンディング
パッドと接続されている。

２０はパッケージのキャビティ、２２は第１の電源であ
るＶｃｃのリード、２４は第２の電源であるＧＮＤのリ
ードである。ＩＣチップ１のシリコン基板１１は導電性
接着剤などによってキャビティ２０に接着されている。

キャビティ２０とＧＮＤ用リード２４の間がワイヤ２６
によって接続され、リード２４と第２の導電体層１５の
ポンディングパッドの間がワイヤ２８により接続されて
いる。これによりシリコン基板１１と第２の導電体層１
５がＧＮＤに接続される。一方、第１の導電体層１３の
ポンディングパッドとＶｃｃ用のリード２２がワイヤ３
０によって接続されている。

これにより、第２図の等価回路に示されるように、第１
の導電体層１３とシリコン基板１１の間にコンデンサＣ
１２が形成され、第１の導電体層１３と第２の導電体層
１５の間にコンデンサＣ１１が形成され、電源Ｖｃｃと
ＧＮＤの間に２個のコンデンサＣ１ｌ、Ｃ１２が並列に
接続された状態となる。

いま、ＩＣチップ１の平面形状を例えば−辺が１０ｍｍ
の正方形とし、誘電体膜１２．１４を膜厚が１０００人
の５ｉｎ２であるとすれば、コンデンサＣ１１，Ｃ１２
ともに約０　、０４　ｐ　Ｆ　（７）　：１ンデンサと
なる。したがって、電源ＶｃｃとＧＮＤの間に約０．０
４μＦのコンデンサを有することになり、一般にはＩＣ
の電源とＧＮＤの間に０゜１μＦのバイパスコンデンサ
を付加することを考えると、上記の例で十分な容量値を
得ることができる。

第１図では導電体層１３．１５の電位をとるために、と
もに表面にポンディングパッドを設け、コンタクトホー
ルを介して接続しているが、導電体層１３．１５の電位
をとる場所は特に第１図のものに限定されるものではな
く、任意の場所がら電位をとればよい。

また、シリコン基板１１上で全面に渡ってコンデンサが
配置されているが、特にそのような態様に限定されるも
のではない。

基板１１としてＰ型シリコン基板を用いているが、基板
１１は導電性又は半導電性のものであればよく、金属基
板など、他の基板を用いてもよい。

実施例では基板１１をＧＮＤ電位にしているが、例えば
基板１１をＮ型シリコン基板としてＶｃｃ電位としても
よく、さらには負の電源を用いて基板１１を負の電位と
することも可能である。

実施例ではＶｃｃとＧＮＤの間に２個のコンデンサが並
列に接続されているが、コンデンサの数は２個に限らず
、例えば容量の小さいものでもよい場合には１個のコン
デンサでもよく、その場合は誘電体膜と導電体層の１組
を省略することができる。逆に、さらに大容量のコンデ
ンサが必要な場合は、誘電体膜と導電体層の組をさらに
積／Ｗ　して３個以上のコンデンサを設けてもよい。

第３図により一実施例の製造方法を説明する。

（Ａ）シリコン基板１１の表面にＳｉＣ２膜などの第１
の誘電体膜１２を例えばＣＶＤ法又は熱酸化法により形
成する。その上にタングステン層などの第１の導電体層
１３を例えばスパッタリング法により形成する。その上
にＳ　ｉ　Ｏ，膜などの第２の誘電体膜１４を例えばＣ
ＶＤ法により形成する。その上にタングステン層などの
第２の導電体層１５を例えばスパッタリング法により形
成する。

その上に１例えばＣＶＤ法によってＳｉＣ２膜などの誘
電体膜１９を例えば１０００人の厚さに形成する。

誘電体膜１４．１９はそれらの下の層が例えば低抵抗化
された多結晶シリコン層である場合には熱酸化により形
成することもできる。

（Ｂ）誘電体層１９上に多結晶シリコン層又は非晶質シ
リコン層３２を例えば５０００人の厚さに堆積し、続い
てその表面に窒化シリコン膜３３を例えば８００人の厚
さに形成し、さらにその上に酸化シリコン膜３４を例え
ば１０００人の厚さに形成する。その上を冷却媒体とし
てポリエチレングリコール層３５で被い、ポリエチレン
グリコール層３５の表面に接して光学ガラス板３６を設
置する。

その後、光出力が３Ｗ程度のアルゴンイオンレーザ３７
をレンズで集光して多結晶シリコン層３２に照射し、溶
融層３８をレーザビーム３７の走査に伴なって移動させ
ることにより、単結晶シリコン層１６を形成する。

その後、単結晶シリコン層１６の上部の各層を除去し、
単結晶シリコン層１６には通常の方法によりトランジス
タその他の素子を形成する。

単結晶化工程（Ｂ）において、レーザビーム３７に代え
て、他の光ビームや、電子ビーム、熱線などのエネルギ
ービームを用いることもできる。

冷却媒体としてはポリエチレングリコール３５の他に、
ポリエチレンエーテル、ポリエチレンエステル、ポリプ
ロピレンオキシドなど、一般に表面活性剤として知られ
るものを用いることができる。

また、窒化シリコン膜３３、酸化シリコン膜３４、光学
ガラス板３６は省略することもできる。

（発明の効果）本発明によればＩＣチップの下層部に１００ｐＦ〜１０
μＦ程度の大容量のコンデンサを埋め込むことができる
。そのコンデンサをノイズ吸収用に用いることにより、
電源が安定し、ＩＣの動作が安定し、かつ、ノイズに対
して強くなる。

【図面の簡単な説明】

第１図は一実施例をパッケージに実装した状態を示す断
面図、第２図は一実施例の等価回路図、第３図（Ａ）、
（Ｂ）は一実施例の製造工程を示す工程断面図である。１・・・・・・ＩＣチップ、１１・・・・・・シリコン
基板、１２．１４・・・・・・誘電体膜、１３，１５・
・・・・・導電体層、１６・・・・・・単結晶シリコン
層。

Claims

【特許請求の範囲】

（１）導電性又は半導電性の基板上に接して誘電体膜が
形成され、この誘電体膜上に接して導電体層が形成され
、この導電体層上に単結晶半導体層が形成されており、
前記導電体層が第１の電源に接続され、前記基板が第２
の電源に接続されて両電源間にコンデンサが形成され、
前記単結晶半導体層には素子が形成されている半導体装
置。
（２）導電性又は半導電性の基板上に接して第１の誘電
体膜が形成され、この第１の誘電体膜上に接して第１の
導電体層が形成され、この第１の導電体層上に接して第
２の誘電体膜が形成され、この第２の誘電体膜上に接し
て第２の導電体層が形成され、この第２の導電体層上に
単結晶半導体層が形成されており、前記第１の導電体層
が第１の電源に接続され、前記基板と第２の導電体層が
第２の電源に接続されて両電源間にコンデンサが形成さ
れ、前記単結晶半導体層には素子が形成されている半導
体装置。