JPH02224347A - 薄膜トランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＦＴともいう）の製造方法に関するものであ
り、特に液晶デイスプレー、イメージセンサ−等に適用
可能な高速応答性を持つ薄膜トランジスタに関する。

ｒ従来の技術１ 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目さ糺でいる
。

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０°Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。

この薄膜トランジスタは電界効果型であり、いわゆるＭ
ＯＳＦＥＴと同様の機能を有しているが、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのみ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元のイメージセンサ等のスイ
ッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。

この従来より知られたＴＰＴの代表的な構造を第２図に
概略的に示す。

（２Ｇはガラスよりなる絶縁性基板であり、（２１）は
非単結晶半導体よりなる薄膜半導体、（２２）　、　（
２３）はソースドレイン領域で、（２４）　、　（２５
）はソースドレイン電極、（２６）はゲート絶縁膜で（
２７）はゲート電極であります。

このように構成された薄膜トランジスタはゲート電極（
２７）に電圧を加えることにより、ソースドレイン（２
２）　、　（２３）間に流れる電流を調整するものであ
ります。

この時、この薄膜トランジスタの応答速度は次式で与え
られる。

Ｓ＝μ・Ｖ／Ｌ” ここでＬはチャネル長、μはキャリアの移動度。

■はゲート電圧。

この薄膜トランジスタに用いられる非単結晶半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく、上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい０
．１〜１（ｃｔａ”／Ｖ−５ｅｃ　）程度で、はとんど
ＴＰＴとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリア移動度を大きく
することが知られ、種々の改良が行われている。

特にチャネル長りを短くすると、その２乗で応答速度に
影響するので非常に有効な手段である。

しか・しながらＴＩ’Ｔの特徴である大面積基板上に素
子を形成する場合、フォトリソグラフィー技術を用いて
、ソースドレイン間の間隔（だいたいのチャネル長に対
応する）を１０μｍ以下にすることは、その加工精度２
歩留まり、生産コスト等の面から明らかに困難であり、
ＴＰＴのチャネル長を短くする手段として、フォトリソ
グラフィー技術を使用しない手段が求められている。

その一つの答えとして、第３図に示すように縦チヤネル
構造のＴＰＴが提案されている。これは基板上にソース
（３０）活性領域（３１）ドレイン（３２）よりなる非
単結晶半導体層を積層したのち、ゲート絶縁膜（３３）
を形成しその上にゲート電極（３４）を有するものであ
る。

この構造の場合、そのチャネル長はほぼ活性領域（３１
）の厚みに対応し、活性領域の厚みを調節することによ
り容易にチャネル長を可変できるものであった。

しかしながら、この構造のＴＰＴは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なＴＰ
Ｔ特性が得られない。また、電流の流れる方向の断面積
が大きいのでオフ電流が増大するという問題発生し、縦
型ＴＰＴは本質的な問題解決とはなっていない。

ｒ発明の目的１ 本発明は前述の如き問題解決するものであり、従来より
知られたＴＰＴに比べて、高速で動作するＴＰＴを複雑
な工程がなく、再現性よ（作製する方法を提供すること
をその目的とするものであります。

「発明の構成１ 本発明はコプレナー型の薄膜トランジスタを作製するに
際し、コプレナー型の薄膜トランジスタを作製する際に
絶縁性表面を有する基板上に高抵抗の非単結晶半導体層
を形成する工程と、前記高抵抗の非単結晶半導体層上に
ソース又はドレイン領域を構成する低抵抗の非単結晶半
導体層を形成する工程と前記低抵抗の非単結晶半導体層
を切断し、かつ前記高抵抗の非単結晶半導体層を結晶化
させるために必要なエネルギー密度を有したレーザ光を
照射し、前記低抵抗の非単結晶半導体層を切断してソー
ス領域とドレイン領域とに分割する工程と前記切断部及
びソースドレイン領域の一部分上にゲート絶縁膜及びゲ
ート電極を形成する工程とを経ることにより低抵抗の非
単結晶半導体層又は低抵抗の非単結晶半導体層と金属よ
りなるソースドレイン領域を構成する部分に対し、集光
されたレーザ光を照射して、前記非単結晶半導体層又は
前記非単結晶半導体層と金属を切断すると同時に高抵抗
の非単結晶半導体層を結晶化することを特徴とするもの
であります。

すなわち、この切断された部分に対応する巾がほぼこの
薄膜トランジスタのチャネル長に対応し、またそれと同
時に、この切断された部分に対応する巾で、切断された
部分に対応する形で高抵抗の非単結晶半導体中に結晶化
部分を作ることが可能である。

このような工程を経ることにより、ソース、ドレインを
作製するための低抵抗の非単結晶半導体層の切断と同時
に切断部の下部、即ちチャネルを形成する領域にもレー
ザ光が照射されるため、チャネルを形成する領域半導体
、つまり高抵抗の非単結晶半導体を結晶化させる程度の
エネルギー密度のレーザ光を予め設定しておき低抵抗の
非単結晶半導体層の切断に用いれば、切断部の下部のチ
ャネル形成領域を結晶化させることができる。これによ
りチャネル領域を低抵抗化することができるばかりか、
レーザ光の加工中とほぼ同じ短チャネルの薄膜トランジ
スタを再現性よく複雑な工程を経ることなく、作製でき
るものであります。

以下に実施例により本発明の詳細な説明する。

ｒ実施例ＩＪ この実施例１に対応する薄膜トランジスタの概略的な作
製工程を第１図に示す。

まず、ガラス基板（１）としてソーダガラスを用い、こ
のソーダガラス（１）上にＩ型の非単結晶珪素半導体膜
（２）を公知のプラズマＣＶＤ法で約７０００人の厚さ
に形成した。その作成したその作製条件を以下に示す。

基板温度　　　　　　　　２２０　’Ｃ反応圧力　　　
　　　　　０．０５ＴｏｒｒＲｆパ’７−（１３，５６
Ｍ）１．）　　　　８０Ｗ使用ガス　　　　　　　　５
ｉｌ１４ この上に低抵抗非単結晶半導体層としてＮ型の導電型を
有する非単結晶珪素膜（３）を形成する。この時の作製
条件は以下のとおりであった。

基板温度　　　　　　　２２０°Ｃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６ＭＨ，）　　　１２０　Ｗ使用ガス　　　　
　　　ＳｔＨ，＋ＰＨ。

膜厚　　　　　　　　　２５００人 二のＸ型の非単結晶珪素膜（３）は、その形成時にＨ２
ガスを多量に導入しＲｆパワーを高くして、微結晶化さ
せて電気抵抗を下げたものを使用してもよい。

次に公知のフォトリソグラフィー技術を用いて、これら
の非単結晶珪素膜（２）（３）をソースドレイン領域及
びその取り出し電極の所定の外形パターンにマスキング
を行いＣＦ、ガスを用いてドライエツチングを行い、第
１図（ａ）の状態を得た。

次にこの非単結晶珪素膜（３）に対し、被照射面上で中
２μｍ長さ１０ｍｍの長方形の照射断面となるように光
学系によって集光された波長２４８．７ｎｍのエキシマ
レーザ光θ１）を照射し、非単結晶珪素膜（３）をソー
ス領域（４）とドレイン領域（５）に切断し、第１図（
ｂ）の状態を得た。

この時のレーザ光の照射条件はパワー密度１．５Ｊ／Ｃ
ｆｆ１２１パルス巾１０μＳｅｃである。このレーザ光
を本実施例の場合、３パルス照射して非単結晶珪素膜（
３）を切断した。この照射回数及びレーザの条件は被加
工物によって異なり、本実施例の場合は予備実験を行っ
て前述の条件を出してその条件を用いた。

高抵抗の非単結晶半導体中に結晶化された領域θつが形
成できるようエネルギー密度を選択する。

またエネルギー密度を選択する他にレーザ光の照射回数
を選択することも可能である。

すなわち、１回のレーザ光照射で加工される深さが同一
材料ではほぼ一定しているので、加工する低抵抗非単結
晶半導体層の厚さに合わせて、その照射回数を設定した
。

この後この切断部（＋２）を覆うようにゲート絶縁膜（
６）として、窒化珪素膜をＣＶＤ法にて、１５０人の厚
さに形成して所定のパターンにエツチング加工した。さ
らにこのゲート絶縁膜上に公知のスパッタリング法によ
り全面にモリブデン膜を約３０００人形成した後、所定
のパターンにエツチング加工し、ゲート電極（７）を形
成した。

このようにして第１図（Ｃ）に示す薄膜トランジスタを
完成させた。

このように、ソースドレイン間を従来の如くエツチング
して加工しないので１０ａｍ以下、本実施例の場合、約
２．６μｍのソースドレインの切断部０２）の間隔を容
易に形成することができ、短いチャネル長のＴＰＴを再
現性よく作製することができると共にソース、ドレイン
を作製するためのレーザ光照射で同時にチャネル領域の
結晶化、即ち低抵抗化を達成することができ、高速で動
作する薄膜トランジスタを容易に作製することが可能と
なった。

またソースドレイン間のレーザ切断工程はソースドレイ
ンの外形のエツチング工程のまえに行っても、本発明の
効果をさまたげるものではない。

「実施例２」 第４図に本実施例の作製方法の概略図を示す。

まず、ソーダガラス基板（１）上に夏型の非単結晶珪素
半導体膜（２）を公知のプラズマＣＶＤ法で約５０００
人の厚さに形成した。その作成したその作製条件を以下
に示す。

基板温度　　　　　　　　２２０°Ｃ 反応圧力　　　　　　　　０．０５ＴｏｒｒＲｆパワー
（１３，５６ＭＨ，）　　　　　８０　Ｗ使用ガス　　
　　　　　　　ＳｉＨ。

この上に低抵抗非単結晶半導体層としてＮ型の導電型を
有する非単結晶珪素膜（３）を形成する。この時の作製
条件は以下のとおりであった。

基板温度　　　　　　　２３０°Ｃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６ＭＨ，）　　　１００　Ｗ使用ガス　　　　
　　　５ｉＨａ＋ＰＨ３膜厚　　　　　　　　　１００
人 この場合実施例１とは異なり膜厚は１００人とし前工程
で作製した■型半導体層とのオーミックコンタクトをと
る目的だけとした。次に、この上にモリブデン金属００
）を２０００人の厚さに形成した。

次にこれらを所定のパターンにエツチングして第４図（
ａ）の状態を得た。

次にこのモリブデン膜００）と低抵抗の非単結晶珪素膜
（３）に対し、被照射面上で直径３μｍの円の照射断面
となるように光学系によって集光された波長１．０６ｎ
ｍのＹＡＧレーザ光側を照射し、これら被膜をソース領
域（４）　（８）とドレイン領域（５）　（９）に切断
し、第４図（ハ）の状態を得た。

この時高抵抗の非単結晶半導体中に結晶化された領域０
５）が形成できるようにエネルギー密度を選択する。

また本実施例においてＹＡＧレーザ光は、ＴＰＴの巾の
分だけレーザ光を走査して、ソースドレイン間を切断し
た。

レーザ光の条件は１００ｍＷ／ｍｍ”でＱスイッチによ
る操返し周波数’１ＫＨｚ、走査スピードは５０ｍｍ／
Ｓｅｃで１度走査することでソースドレイン間の切断を
行うことができた。このソースドレイン間の切断部０２
）の巾は約４．０μｍであった。

この後この切断部０２）を覆うようにゲート絶縁膜（６
）として、窒化珪素膜をＣＶＤ法にて、１５０人の厚さ
に形成して所定のパターンにエツチング加工した。さら
にこのゲート絶縁膜上に公知のスパッタリング法により
全面にモリブデン膜を約３０００人形成した後、所定の
パターンにエツチング加工し、ゲート電極（７）を形成
した。

このようにして第４図（Ｃ）に示す薄膜トランジスタを
完成させた。

このようにして、ソースドレイン間を従来の如くエツチ
ングして加工しないので１０μｍ以下、本実施例の場合
、約４．０μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のＴＰＴを再現性よく作製
することができると共にソース、ドレインを作製するた
めのレーザ光照射で同時にチャネル領域の結晶化、即ち
低抵抗化を達成することができ、高速で動作する薄膜ト
ランジスタを容易に作製することが可能となった。

本実施例の場合、低抵抗半導体層上に金属電極を有して
いるので、その配線抵抗が非常に小さい特徴を有する。

特に大面積の液晶装置のスイッチング素子としてＴＰＴ
を用いる際、この配線抵抗が小さい為に、駆動信号波形
がなまることがなく、多量のＴＰＴを高速で応答させる
ことができ、本発明の提供する高速応答性を有する短チ
ャネルＴＰＴの特徴をさらに有効に利用できるものであ
る。

上記の実施例においてレーザ光としてはエキシマレーザ
とＹＡＧレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を切断し得る程度にエネルギーを有することが重要
である。

また、エキシマレーザ光は単位面積当たりのエネルギー
量が高いので巾がせまく、かつ長さの長い長方形照射断
面に光学系を用いて、集光することができる。この場合
、液晶デイスプレー、イメージセンサ−等、大面積の基
板上に規則正しくＴＰＴが配列された装置の作製に応用
する場合、単時間でこの大面積の基板上に形成される多
数のＴＰＴを加工できるという特徴を有し、これら装置
の低コスト化に果たす役割は大きい。

前述の実施例においてはいずれも珪素半導体を用いた。

しかしながら本発明のＴＰＴ作製方法において、使用可
能な半導体は、珪素のみに限定されることはなく、チャ
ネル長の短いＴＰＴが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。

ｒ効果」 本発明の構成により、ソースドレイン間隔を従来技術に
比較して容易に、短くすることができ、よって容易にチ
ャネル長の短いＴＰＴを作製することが可能となるばか
りでなく、チャネル領域を結晶化することで低抵抗化す
ることができるため、より高速で動作する薄膜トランジ
スタを作製することが可能となった。これによって従来
ではキャリアの移動度が小さいために実現されてもデイ
スプレー装置、イメージセンサ−等のスイッチング素子
として使用できなかった非単結晶半導体を用いたＴＰＴ
を使用することが可能となった。

また、チャネル長を短くするためにレーザ加工技術を用
いたので、大面積化されても加工精度上の問題はなく、
良好な特性を有するＴＰＴを大面積基板上に多数形成す
ることが非常に容易になった。

また、フォトリソグラフィ技術を適用する部分において
はマスク合わせの厳密な加工精度が不要であり、ＴＰＴ
回路の微細化、高集積化を容易に図ることができた。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）及び第４図（ａ）〜（ｃ）は本発
明の一実施例のＴＰＴの製造工程を示す概略図である。 第２図及び第３図は従来のＴＰＴの断面構造を示す。 １　・　・　・ ２　・　・　・ ３　・　・　・ ４　・　・　・ ５　・　・　・ ６　・　・　・ ７　・　・　・ ８　・　・　・ ９　・　・　・ １２・　・　・ １１、　１３・ １５・　・　・ 基板 高抵抗非単結晶半導体層 低抵抗非単結晶半導体層 ソース領域 ドレイン領域 ゲート絶縁膜 ゲート電極 ソース電極 ドレイン電極 ソース・ドレイン間切断部 ・・・レーザ光 結晶化された領域

Claims (1)

1. 【特許請求の範囲】 １、コプレナー型の薄膜トランジスタを作製する際に絶
   縁性表面を有する基板上に高抵抗の非単結晶半導体層を
   形成する工程と、前記高抵抗の非単結晶半導体層上にソ
   ース又はドレイン領域を構成する低抵抗の非単結晶半導
   体層を形成する工程と前記低抵抗の非単結晶半導体層を
   切断し、かつ前記高抵抗の非単結晶半導体層を結晶化さ
   せるために必要なエネルギー密度を有したレーザ光を照
   射し、前記低抵抗の非単結晶半導体層を切断してソース
   領域とドレイン領域とに分割する工程と前記切断部及び
   ソースドレイン領域の一部分上にゲート絶縁膜及びゲー
   ト電極を形成する工程とを含むことを特徴とした薄膜ト
   ランジスタの作製方法。 ２、特許請求の範囲第１項に記載の薄膜トランジスタを
   作製する方法において、前記ソース又はドレイン領域を
   構成する低抵抗の非単結晶半導体層上には、金属電極が
   形成されており、ソース又はドレイン領域を形成するた
   めに照射されるレーザ光は前記非単結晶半導体層上の金
   属電極も同時に切断していることを特徴とする薄膜トラ
   ンジスタの作製方法。