JPH02226728A - 薄膜トランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒ産業上の利用分野ｊ 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＦＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレー。

イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。

ｒ従来の技術Ｊ 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
。

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０″Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。

この薄膜トランジスタは電界効果型であり、いわゆる？
１ＯＳＦＦ！、Ｔと同様の機能を有しているが、前述の
如く安価な絶縁性基板上に低温で形成でき、さらにその
作製する最大面積は薄膜半導体を形成する装置の寸法に
のみ限定されるもので、容易に大面積基板上にトランジ
スタを作製できるという利点を持っていた。このため多
量の画素を持つマトリクス構造の液晶デイスプレーのス
イッチング素子や一次元又は二次元のイメージセンサ等
のスイッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。

この従来より知られたＴＰＴの代表的な構造を第２図に
概略的に示す。

ＱＩ）はガラスよりなる絶縁性基板であり、（２１）は
非単結晶半導体よりなる薄膜半導体、（２２）　、　（
２３）はソースドレイン領域で、（２４）　、　（２５
）はソースドレイン電極、（２６）はゲイト絶縁膜で（
２７）はゲイト電極であります。

このように構成された薄膜トランジスタはゲイト電極（
２７）に電圧を加えることにより、ソースドレイン（２
２）　、　（２３）間に流れる電流を調整するものであ
ります。

この時、この薄膜トランジスタの応答速度は次式で与え
られる。

Ｓ＝μ・Ｖ／Ｉ、” ここでＬはチャネル長、μはキャリアの移動度。

■はゲイト電圧。

この薄膜トランジスタに用いられる非単結晶半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく上式より判るようにトランジスタの応答速度が
非常に遅いという問題が発生していた。特にアモルファ
スシリコン半導体を用いた時その移動度はだいたい０．
１〜１　（ｃｍ”／Ｖ−Ｓｅｃ　）程度で、はとんどＴ
ＰＴとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリア移動度を大きく
することが知られ、種々の改良が行われている。

特にチャネル長りを短くすると、その２乗で応答速度に
影響するので非常に有効な手段である。

しかしながらＴＩ？Ｔの特徴である大面積基板上に素子
を形成する場合、フォトリソグラフィー技術を用いて、
ソースドレイン間の間隔（だいたいのチャネル長に対応
する）を１０μｍ以下にすることは、その加工精度１歩
留まり、生産コスト等の面から明らかに困難であり、Ｔ
ＦＴのチャネル長を短くする手段として、フォトリソグ
ラフィー技術を使用しない手段が求められている。

その一つの答えとして、第３図に示すように縦チヤネル
構造のＴＰＴが提案されている。これは基板上にソース
（３０）活性領域（３１）ドレイン（３２）よりなる非
単結晶半導体層を積層したのち、ゲイト絶縁膜（３３）
を形成しその上にゲイト電極（３４）を有するものであ
る。

この構造の場合、そのチャネル長はほぼ活性領域（３１
）の厚みに対応し、活性領域の厚みを調節することによ
り容易にチャネル長を可変できるものであった。

しかしながら、この構造のＴＰＴは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なＴＰ
Ｔ特性が得られない。また、電流の流れる方向の断面積
が大きいのでオフ電流が増大するという問題発生し、縦
型ＴＰＴは本質的な問題解決とはなっていない。

ｒ発明の目的」 本発明は前述の如き問題解決するものであり、従来より
知られたＴＰＴに比べて、高速で動作するＴＰＴを複雑
な工程がなく、再現性よく作製する方法を提供すること
をその目的とするものであります。

？発明の構成」 本発明はスタガード型の薄膜トランジスタを作製するに
際し、スタガード型の薄膜トランジスタを作製する際に
絶縁性表面を有する基板上にソース又はドレイン領域と
なるＮ又はＰ型の導電型を有する低抵抗の非単結晶半導
体を形成する工程と、前記Ｎ又はＰ型の導電型を有する
低抵抗の非単結晶半導体を、所望のパターンにパターニ
ングする工程と、前記Ｎ又はＰ型の導電型を有する低抵
抗の非単結晶半導体に対し、集光されたレーザ光を照射
し、前記Ｎ又はＰ型の導電型を有する低抵抗の非単結晶
半導体を切断して、ソース領域とドレイン領域とを形成
する工程と、前記Ｎ又はＰ型の導電型を有する非単結晶
半導体の少なくとも１部と、前記レーザ光により切断さ
れた部分とを覆って高抵抗の非単結晶半導体を形成する
工程と、非単結晶半導体を結晶化させるために必要なエ
ネルギー密度を有したレーザー光を基板側から照射する
工程と、前記高抵抗の非単結晶半導体上であり、前記レ
ーザ光により切断された部分と対向する位置付近にゲイ
ト絶縁膜を形成する工程と、前記ゲイト絶縁膜上にゲイ
ト電極を形成する工程とを経ることにより低抵抗の非単
結晶半導体又は低抵抗の非単結晶半導体と金属よりなる
ソースドレイン領域を構成する部分に対し、集光された
レーザ光を照射して、前記非単結晶半導体又は非単結晶
半導体と金属を切断し、その後に高抵抗の非単結晶半導
体を結晶化することを特徴とするものであります。

すなわち、この切断された部分に対応する巾がほぼこの
薄膜トランジスタのチャネル長に対応し、レーザ光の加
工中とほぼ同じ短チャネルの薄膜トランジスタを再現性
よく複雑な工程を経ることなく、作製できるものであり
ます。

以下に実施例により本発明の詳細な説明する。

ｒ実施例１１ この実施例１に対応する薄膜トランジスタの概略的な作
製工程を第１図に示す。

まず、ガラス基牟反（１）としてソーダガラスを用い、
このソーダガラス（１）上に公知のプラズマＣＶＤ法に
より低抵抗非単結晶半導体としてＮ型の導電型を有する
非単結晶珪素膜（２）を形成する。この時の作製条件は
以下のとおりであった。

基板温度　　　　　　　２５０″Ｃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６Ｍ！Ｉｚ）　　　１５０　Ｗ使用ガス　　　
　　　　５ｉｔ１４＋ＰＴ。

膜厚　　　　　　　　　２０００人 このＮ型の非単結晶珪素膜（２）は、その形成時にＨｚ
ガスを多量に導入しＲｆパワーを高（して、微結晶化さ
せて電気抵抗を下げたものを使用してもよい。

次に公知のフォトリソグラフィー技術を用いて、この非
単結晶珪素膜（２）をソースドレイン領域及びその取り
出し電極の所定の外形パターンにマスキングを行いＣＦ
、ガスを用いてドライエツチングを行い、第１図（ａ）
の状態を得た。

次にこの非単結晶珪素膜（２）に対し、被照射面上で巾
２μｍ長さ１０ｍ５＋の長方形の照射断面となるように
光学系によって集光された波長２４８．７部ｍのエキシ
マレーザ光００を照射し、被珪素膜（２）をソース領域
（３）とドレイン領域（４）に切断し、第１図（ｂ）の
状態を得た。

この時のレーザ光の照射条件はパワー密度ＩＪ／ｃｓ”
ｔパルス中１５μＳｅｃである。このレーザ光を本実施
例の場合、３パルス照射して非単結晶珪素膜（２）を切
断した。この照射回数及びレーザの条件は被加工物によ
って異なり、本実施例の場合は予備実験を行って前述の
条件を出してその条件を用いた。　また本実施例はスタ
ガード型の薄膜トランジスタの作製方法であるので非単
結晶珪素膜（２）の下はガラス基板（１）であるので、
本実施例より大出力のレーザ光を照射してもガラス基板
（１）に傷かつ（だけであり、ＴＰＴの特性には何ら関
係がなく、切断ができる程度以上の出力のレーザ光を照
射すればよいので、工程上の自由度が増す特徴がある。

次に第１図（Ｃ）に示すようにソース領域（３）、ドレ
イン領域（４）及び切断部（５）上に前述と同様のプラ
ズマＣＶＤ法にて高抵抗半導体層として夏型の非単結晶
珪素膜（６）を形成する作製条件はＮ型の非単結晶珪素
膜（２）の時とほぼ同じであるが、使用ガスが５ｉｌｌ
ａのみで膜厚は６０００人とした。

次にこの夏型の非単結晶珪素膜（６）に基Ｆｉ、（１）
側よリレーザ光Ｑ５１１を照射し、夏型の非単結晶珪素
膜を結晶化した。第１図（Ｃ）の中で０６）は結晶化さ
れた領域を示す。このレーザ光の照射は夏型の非単結晶
珪素膜中のチャネルが形成される領域が結晶化されるよ
うに、レーザ光のエネルギー密度を選択し、しかもソー
ス領域（３）及びドレイン領域（４）にも照射されるよ
うに行った。

本実施例では０．４〜０．６Ｊ／ｃｄ、パルス巾１３　
ｐ　Ｓｅｃでソース領域（３）からドレイン領域（４）
にわたって走査することにより夏型の非単結晶珪素膜を
結晶化させると同時にソース領域（３）及びドレイン領
域（４）をも結晶化させ得る。このレーザ照射は、ソー
ス領域（３）及びドレイン領域（４）が照射領域内にお
さまるような大きさのレーザ光であれば走査する必要な
（１回あるいは複数会の照射で行うことができる。この
照射回数及びレーザの条件は被加工物によって異なるた
め予備実験を行って決定する。

このように基板（１）側から基板（１）を通してレーザ
光を照射することによりソース領域（３）及びドレイン
領域（４）までも結晶化させることが可能となり、該領
域を低抵抗化することが可能であった。

次にこの夏型の非単結晶珪素膜（６）の表面上にプラズ
マＣＶＤ法で窒化珪素膜（７）を１００人形成し、ゲイ
ト絶縁膜とした。

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着しゲイト電極（
８）及びソース電極（９）とドレイン電°極α０（図示
せず）を形成し、第１図（ｄ）に示す薄膜トランジスタ
を完成させた。

このようにして、ソースドレイン間を従来の如くエツチ
ングして加工しないので１０μ−以下、本実施例の場合
、約２゜４μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のＴＰＴを再現性よく作製
することができた。

ｒ実施例２ｊ 第４図に本実施例の作製方法の概略図を示す。

まず、ソーダガラス基板（１）上に公知のスパッタリン
グ法によりモリブデン膜０りを約３０００人の厚さで形
成し、その上に実施例１と同様にＮ型の導電型を有する
非単結晶珪素膜（２）を形成する。この場合実施例１と
は異なり膜厚は２００人とし後工程で作製する！型半導
体とのオーミックコンタクトをとる目的だけとした。

次に公知のフォトリソグラフィー技術を用いて、二のモ
リブデン膜（＋２）及び低抵抗の非単結晶珪素膜（２）
をソースドレイン領域及びその取り出し電極の所定の外
形パターンにマスキングを行いＣＦ、ガスを用いてドラ
イエツチングを行い、第４図（ａ）の状態を得た。

次にこのモリブデン膜０′！Ｊと非単結晶珪素膜（２）
に対し、被照射面上で直径３μｍの円の照射断面となる
ように光学系によって集光された波長１．０６ｎｍのＹ
ＡＧレーザ光Ｏｍを照射し、これら被膜をソース領域（
３）（９）とドレイン領域（４）０ωに切断し、第４図
（ｂ）の状態を得た。

この時本実施例においてＹＡＧレーザ光はガラス基板（
１）側より照射し、ソースドレインの巾の分だけレーザ
光を走査して、ソースドレイン間を切断した。

レーザ光の条件は５０＋＋＋Ｗ／ｆｉＩｍ”でＱスイッ
チによる操返し周波数５にＨｚ、走査スピードは５０ａ
＋ｍ／Ｓｅｃで１度走査することでソースドレイン間の
切断を行うことができた。このソースドレイン間の切断
部は約４．２μ顛であった。

本実施例の場合スタガードＴＦＴ構造なので切断するモ
リブデン膜０２）とＮ型の非単結晶珪素膜（２）以外は
未だ形成されておらず、レーザ光出力が強すぎるため、
その他の半導体層に傷をつけるということがなく、工程
上の自由度が高いという特徴を持っている。

次にソース領域（３）、ドレイン領域（４）及び切断部
（５）上に前述と同様のプラズマＣＶＤ法にて■型の非
単結晶珪素膜（６）を形成する。作製条件はＮ型の非単
結晶珪素膜（２）の時とほぼ同じであるが、使用ガスを
ＳｉＨ４のみとし膜厚は６０００人とした。

次にこのＩ型の非単結晶珪素膜に対してガラス基板（１
）側よりレーザ光０７）を照射し、！型の非単結晶珪素
膜を結晶化した。

第４図（ｃ）の中で０６）は結晶化された領域を示す。

このレーザ光の照射は■型の非単結晶珪素膜中のチャネ
ルが形成される領域が結晶化されるようにレーザ光のエ
ネルギー密度を選択して行われる。

本実施例では１０〜３０ＩＩＷ／Ｉｎ１２でＱスイッチ
による操返し周波数２．５ＫＩＩｚ、走査スピードは５
０ｍ［ｌｌ／ＳｅＣで１度走査することでチャネルが形
成される領域を結晶化した。この方法の場合、レーザ照
射をガラス基板（１）側から行い、モリブデン膜がマス
クの役割を成すため、確実に開口部（５）の上部、ゲー
ト電極の下部のチャネルが形成される領域を結晶化させ
ることが可能である。

次にこの非単結晶珪素膜（６）の表面上にプラズマＣＶ
Ｄ法で窒化珪素膜（７）を１００人形成し、ゲイト絶縁
膜とした。

これらを所定のパターンにバターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着しゲイト電極（
８）を形成し、第４図（ｄ）に示す薄膜トランジスタを
完成させた。

このようにして、ソースドレイン間を従来の如くエツチ
ングして加工しないので１０μｍ以下、本実施例の場合
、約４．２μ−のソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のＴＰＴを再現性よく作製
することができると共に、チャネル形成領域を簡単に、
そして精度良く結晶化させることが可能となる。

上記の実施例においてレーザ光としてはエキシマレーザ
とＹＡＧレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を切断し得る程度にエネルギーを有することが重要
である。

また、エキシマレーザ光は単位面積当たりのエネルギー
量が高いので巾がせまく、かつ長さの長い長方形照射断
面に光学系を用いて、集光することができる。この場合
、液晶デイスプレー、イメージセンサ−等、大面積の基
板上に規則正しくＴＰＴが配列された装置の作製に応用
する場合、短時間でこの大面積の基板上に形成される多
数のＴＰＴを加工できるという特徴を有し、これら装置
の低コスト化に果たす役割は大きい。

前述の実施例においてはいずれも珪素半導体を用いた。

しかしながら本発明のＴＰＴ作製方法において、使用可
能な半導体は、珪素のみに限定されることはなく、チャ
ネル長の短いＴＰＴが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。

ｒ効果ｊ 本発明の構成により、ソースドレイン間隔を従来技術に
比較して容易に、短（することができ、よって容易にチ
ャネル長の短いＴＦＴを作製することが可能となるばか
りでなく、チャネル領域を結晶化することで低抵抗化す
ることができるため、より高速で動作する薄膜トランジ
スタを作製することが可能となった。これによって従来
ではキャリアの移動度が小さいために実現されてもデイ
スプレー装置、イメージセンサ−等のスイッチング素子
として使用できなかった非単結晶半導体を用いたＴＦＴ
を使用することが可能となった。

また、基板側からレーザ光を照射するため、実施方法に
よっては、ソース領域およびドレイン領域をも結晶化さ
せることが可能となるため該領域を低抵抗化させること
ができ、高速動作の助長されたＴＰＴを作製することが
可能となる。

また、チャネル長を短くするためにレーザ加工技術を用
いたので、大面積化されても加工精度上の問題はなく、
良好な特性を有するＴＰＴを大面積基板上に多数形成す
ることが非常に容易になった。

また、フォトリ゛ソグラフィ技術を適用する部分におい
てはマスク合わせの厳密な加工精度が不要であり、ＴＦ
Ｔ回路の微細化、高集積化を容易に図ることができた。

１０・・・ドレイン電極 １１．１３．１５．１７　　・・・レーザ光１６・・・
結晶化された領域

Claims (1)

1. 【特許請求の範囲】 １、スタガード型の薄膜トランジスタを作製する際に絶
   縁性表面を有する基板上にソース又はドレイン領域とな
   るＮ又はＰ型の導電型を有する低抵抗の非単結晶半導体
   を形成する工程と、前記Ｎ又はＰ型の導電型を有する低
   抵抗の非単結晶半導体を、所望のパターンにパターニン
   グする工程と、前記Ｎ又はＰ型の導電型を有する低抵抗
   の非単結晶半導体に対し、集光されたレーザ光を照射し
   、前記Ｎ又はＰ型の導電型を有する低抵抗の非単結晶半
   導体を切断して、ソース領域とドレイン領域とを形成す
   る工程と、前記Ｎ又はＰ型の導電型を有する非単結晶半
   導体の少なくとも１部と、前記レーザ光により切断され
   た部分とを覆って高抵抗の非単結晶半導体を形成する工
   程と、非単結晶半導体を結晶化させるために必要なエネ
   ルギー密度を有したレーザー光を基板側から照射する工
   程と、前記高抵抗の非単結晶半導体上であり、前記レー
   ザ光により切断された部分と対向する位置付近にゲイト
   絶縁膜を形成する工程と、前記ゲイト絶縁膜上にゲイト
   電極を形成する工程とを含むことを特徴とした薄膜トラ
   ンジスタの作製方法。 ２、特許請求の範囲第１項に記載の薄膜トランジスタを
   作製する方法において、前記ソース又はドレイン領域を
   構成するＮ又はＰ型の導電型を有する低抵抗の非単結晶
   半導体下には、金属電極が形成されており、ソース又は
   ドレイン領域を形成するために照射されるレーザ光は前
   記非単結晶半導体下の金属電極も同時に切断しているこ
   とを特徴とする薄膜トランジスタの作製方法。 ３、特許請求の範囲第１項又は第２項に記載の薄膜トラ
   ンジスタを作製する方法において、ソース又はドレイン
   領域を形成するために照射されるレーザ光は、基板側よ
   り照射することを特徴とする薄膜トランジスタの作製方
   法。