JPH022203A - 入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入力回路に関し、さらに詳しくは正論理及°び
負論理で動作するスイッチのオン・オフ状態を検出する
入力回路に関する。

［従来の技術］ 第３図は従来の入力回路の接続図である。第３図におい
て、（４ａ）及び（４ｂ）はそれぞれ複数の入力回路（
１ａ）、（ｌｂ）及び（１ｃ）、（ｌｄ）から構成され
た入力回路グループである。

入力回路（ｌａ）は接点（５ａ）を流れる電流を制限す
る電流制限用抵抗器（２ａ）及び入力電圧がある基準電
圧より高いときにハイレベル「１」、低いときにローレ
ベル「０」となる論理信号を出力する入力電圧判定回路
（３ａ）から構成される装置同様に、入力回路（ｌｂ）
、（ＩＣ）、（１ｄ）も接点（５ｂ）、（５ｃ）、（５
ｄ）、電流制限用抵抗器（２ｂ）、（２Ｃ）、（２ｄ）
及び入力端子判定回路（３ｂ）、（３Ｃ）、（３ｄ）か
ら溝成されている。

又、（７ａ）、（７ｂ）は入力回路（ｌａ）〜（ｌｄ）
の共通ライン（６ａ）、（８ｂ）の論理レベルを判定し
、共通ライン（６ａ）、（６ｂ）がある基準電圧より高
いときにノ＼イレベル「１」、低いときにローレベル「
０」となる論理信号を出力する共通ライン判定回路、（
８）はアドレス信号ＡＤＲの入力により入力回路（ｌａ
）〜（ｌｄ）の論理信号を出力する入力信号ゲート（９
ａ）〜（９ｄ）、共通ライン判定回路（７ａ）、（７ｂ
）の論理信号を出力する共通ラインゲート（１３ａ）　
　（１３ｂ）を順次オン・オフするためのゲート信号を
出力するアドレスデコーダ、（１０ａ）　、（１０ｂ）
は入力信号ゲート線、（１１）は入力信号ゲート（９ａ
）〜（９ｄ）を介して入力電圧判定回路（３ａ）〜（３
ｄ）の論理信号を出力する入力信号データ線、（１２ａ
）　、（１２ｂ）は共通ラインデータ線、（１３ａ）　
、（１３ｂ）は共通ラインゲート、（１４）は共通ライ
ンゲート線、（１５）はＮＯＲ回路、（１６）はデータ
ゲート線、（１７ａ）　、（１７ｂ）は非反転ゲート、
（１６）は非反転ゲート線である。

次に、従来の入力回路の動作について説明する。

入力回路グループ（４ａ）においては、共通ライン（６
ａ）が接地されているので、接点（５ａ）、（５ｂ）が
オフのときは、入力電圧判定回路（３ａ）、（３ｂ）に
ローレベルｒＬＪの電圧（接地電位）が印加される。

又、接点（５ａ）、（５ｂ）がオンのときは、入力電圧
判定回路（３ａ）、（３ｂ）にハイレベル「Ｈ」　（電
源電位）が印加される。従って、入力電圧判定回路（３
ａ）、（３ｂ）は接点（５ａ）、（５ｂ）のオン及びオ
フに対して、論理信号「１」及び「０」を出力すること
になる。

アドレスデコーダ（８）が入力信号ゲート（９ａ）、（
９ｂ）を有効にすると、入力信号データ線（１１）に入
力電圧判定回路（３ａ）、（３ｂ）の論理信号が出力さ
れる。

さらに、アドレスデコーダ（８）が人力信号ゲート線（
１０ａ）　　Ｎ　Ｏ１回路（１５）及びデータゲート線
（１Ｂ）を介して非反転ゲート（１７ａ）　、（１７ｂ
）を有効にすると、入力電圧判定回路（３ａ）、（３ｂ
）の論理信号、即ち、接点（５ａ）、（５ｂ）のオン・
オフ状態が出力される。非反転グー）　（１７ａ）　　
（１７ｂ）が出力する論理信号は接点（５ａ）、（５ｂ
）がオフのときは「０」、オンのときは「１」である。

一方、共通ライン（６ｂ）が電源に接続されている入力
回路グループ（４ｂ）は、接点（５Ｃ）、（５ｄ）がオ
フのとき、入力電圧判定回路（３ａ）、（３ｂ）にハイ
レベルｒＨＪの電圧（電源電位）が印加される。又、接
点（５ｃ）、（５ｄ）がオンのとき、入力電圧判定回路
（３Ｃ）、（３ｄ）にローレベル「Ｌ」　（接地電位）
が印加される。従って、入力電圧判定回路（３Ｃ）、（
３ｄ）は接点（５ｃ）、（５ｄ）のオン及びオフに対し
て、論理信号「０」及び「１」を出力することになる。

アドレスデコーダ（８）が入力信号ゲート（９Ｃ）、（
９ｄ）を有効にすると、入力信号データ線（１１）に入
力電圧判定回路（３Ｃ）、（３ｄ）の論理信号が出力さ
れる。

さらに、アドレスデコーダ（８）が入力信号ゲート線（
１０ｂ）　　Ｎ　Ｏ１回路（１５）及びデータゲート線
（１６）を介して非反転ゲート（１７ａ）　、（１７ｂ
）を有効にすると、入力電圧判定回路（３ｃ）、（３ｄ
）の論理信号、即ち、接点（５Ｃ）、（５ｄ）のオン・
オフ状態が出力される。非反転ゲート（１７ａ）（１７
ｂ）が出力する論理信号は接点（５ｃ）、（５ｄ）がオ
フのときは「１」、オンのときは「０」である。

［発明が解決しようとする課題］ 上述したように、第３図に示した従来の入力回路は共通
ライン（６ａ）、（６ｂ）の接続方法により、接点（５
ａ）〜（５ｄ）の論理状態が反転して出力される。

このため、共通ライン判°定回路（７ａ）、（７ｂ）か
出力する論理信号を読み出して、予め共通ライン（６ａ
）、（６ｂ）の接続方法を一時記憶装置（図示せず）に
記憶しておき（例えば、共通ライン（６ａ）は「０」、
共通ライン（６ｂ）は「１」というように記憶する）、
入力回路グループ＜４ａ）の論理信号を読み出したとき
はそのまま出力し、入力回路ブルーフ（４ｂ）の論理信
号を読み出したときは、プログラム等で論理信号を反転
しなければならない。

従って、接点（５Ｃ）、（５ｄ）のオン・オフを判断す
る処理に時間がかかってしまうという問題点があった。

本発明は上記問題点を解決するためになされたもので、
共通ライン（６ａ）、（６ｂ）の接続方法に関係なく、
接点（５ａ）〜（５ｄ）のオン・オフを容易に判定でき
る入力回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る入力回路は、接地電位側を共通う・ｒンと
し、それぞれ接点のオンによりハイレベル、オフにより
ローレベルとなる第１の論理信号を出力する複数の第１
のスイッチ手段と、電源電位側を共通ラインとし、それ
ぞれ接点のオンによりローレベル、オフによりハイレベ
ルとなる第２の論理信号を出力する複数の第２のスイッ
チ手段と、少なくとも第１の論理信号及び第２の論理信
号を順次出力させるゲート信号を出力する出力制御手段
と、第１のスイッチ手段の共通ラインの論理レベルを険
出し、その論理レベルに対応する第１の共通ライン論理
ｆ二号を出力する第１の共通ライン判定手段と、第２の
スイッチ手段の共通ラインの論理レベルを検出し、その
論理レベルに対応する第２の共通ライン論理信号を出力
する第２の共通ライン判定手段と、ゲート信号、第１の
共通ライン論理信号及び第２の共通ライン論理信号に基
づいて、第１の論理信号又は第２の論理信号の一方を反
転して出力する反転出力手段とを０１えている。

［作　用コ 上記構成の入力回路は、第１のスイッチ手段及び第２の
スイッチ手段がそれぞれの接点の状態に応じた第１の論
理信号及び第２の論理信号を出力し、出力制御手段がゲ
ート信号を出力して第１の論理信号及び第２の論理信号
が順次出力されるようにする。

このとき、反転出力手段が出力制御手段の出力するゲー
ト信号、第１の共通ライン判定手段の出力する第１の共
通ライン論理信号及び第２の共通ライン判定手段の出力
する第２の共通ライン論理信号に基づいて、第１の論理
信号又は第２の論理信号の一方を反転して出力する。

Ｃ実施例〕 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第１図は本発明の一実施例に係る入力回路のブロック図
である。なお、第１図において第３図と同様の機能を果
たす部分については同一の符号を付し、その説明は省略
する。又、第１図において、（１８）は共通ライン判定
回路（７ａ）、（７ｂ）か出ツノする共通ライン（６ａ
）、（６ｂ）の論理状態を示す論理信号、アドレスデコ
ーダ（８）が入力信号ゲート線（ｌｏａ）、（１０ｂ）
に出力するゲート信号に基づいて、非反転ゲート信号線
（１９）及び反転ゲート信号線（２１）にゲート信号を
出力するマルチプレクサ、（２０ａ）（２０ｂ）は反転
ゲートである。

マルチプレクサ（１８）は第２図に示すように、ＮＯＴ
回路、ＡＮＤ回路及びＮＯＲ回路から構成されている。

第１図に示した入ツノ回路は共通ライン判定回路（７ａ
）がローレベル「０」の論理信号を共通ラインデータ線
（１２ａ）に出力し、共通ライン判定回路（７ｂ）がハ
イレベル「１」の論理信号を共通ラインデータ線（１２
ｂ）に出力する。従って、アドレスデコーダ（８）が入
力信号ゲート（９ａ）、（９ｂ）を有効にすると、マル
チプレクサ（１８）は非反転ゲート（１７ａ）　　（１
７ｂ）を有効にし、反転ゲート（２０ａ）（２０ｂ）を
無効にする。このため、入力回路グループ（４ａ）の接
点（５ａ）、（５ｂ）のオン・オフ状態が出力されるこ
とになる。又、アドレスデコーダ（８）か入力信号ゲー
ト（９ｃ）、（９ｄ）を有効にすると、マルチプレクサ
（１８）は非反転ゲート（１７ａ）　、（１７ｂ）を無
効にし、反転ゲート（２０ａ）　　（２０ｂ）を有効に
する。このため、入力回路グループ（４ｂ）の接点（５
ｃ）、（５ｄ）のオン・オフ状態が出力されることにな
る。

次に、第１図に示した入力回路の動作について説明する
。

入力回路グループ（４ａ）において、入力信号ゲート（
１０ａ）にローレベル「０」のゲート信号を出力するこ
とにより、入力信号ゲート（９ａ）、（９ｂ）を有効に
して、入力回路グループ（４ａ）の接点（５ａ）、（５
ｂ）の状態を読み出すと、接点（５ａ）、（５ｂ）がオ
ンであればハイレベル「１」、接点（５ａ〉、（５ｂ）
かオフであればローレベル「０」の論理信号が出力され
る。

このとき、マルチプレクサ＜１８）は非反転グー１−（
Ｊ７ａ）　　（Ｌ７ｂ）を有効にする。従って、接点（
５ａ）、（５ｂ）のオン又はオフに対応してハイレベル
ｒ　ＨＪ又はローレベルｒＬＪの論理信号が出力される
。

一方、入力回路グループ（４ｂ）において、入力信号ケ
ート線（ｊｏｂ）にローレベルｒＯＪのゲート信号を出
力することにより、入力信号ゲート（９ｃ）、（９ｄ）
を有効にして、入力回路グループ（４ｂ）の接点（５Ｃ
）、（５ｄ）の状態を読み出すと、接点（５ｃ）、（５
ｄ）かオンであればローレベル「０」、オフであればハ
イレベル「１」の論理信号が出力される。

このとき、マルチプレクサ（１８）は反転ゲート（２０
ａ）　　（２０ｂ）を有効にする。従って、接点（５Ｃ
）、（５ｄ）のオン又はオフに対応してハイレベルｒＨ
Ｊ又はローレベルｒＬＪの論理信号が出力される。

従って、共通ライン（６ａ）、（６ｂ）の接続方法に関
係なく、接点（５ａ）〜（５ｄ）のオンに対してはノ１
イレベルｒＨＪの論理信号、接点（５ａ）〜（５ｄ）の
オフに対してはローレベルｒＬＪの論理信号が得られる
ことになる。

［発明の効果］ 以上説明したように本発明によれば、接点のオン・オフ
により、ハイレベルｒＨＪ又はローレベルｒＬＪとなる
第１の論理信号及び接点のオン・オフにより、ローレベ
ルｒＬＪ又はノ＼イレベルｒＨＪとなる第２の論理信号
を出力するスイッチ手段をＨする入力回路で、第１の論
理信号又は第２の論理信号のうち、いずれか一方を反転
して出力するようにしたので、プログラムによるよりも
速やかにスイッチ手段のオン・オフ状態を検出できる入
力回路が得られるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る入力回路のブロック図
、第２図は第１図に示したマルチプレクサの回路図、第
３図は従来の入力回路のブロック図である。 各図中、１ａＳｌｂＳｌｃ、ｌｄ・・・入力回路、２ａ
、　２ｂ。 ２ｃｓ　２ｄ”’抵抗器、３ａ、　３ｂ、３ｃ１３ｄ・
・・入力電圧判定回路、４ａ、　４ｂ−・・入力回路グ
ループ、５ａ、　５ｂ、　５ｃ。 ５ｄ・・・接点、６ａ、６ｂ・・・共通ライン、７ａ、
　７ｂ・・・共通ライン判定回路、８・・・アドレスデ
コーダ、９ａ−９ｂ。 ９ｃ、　９ｄ・・・入力信号ゲート、ｌＯａ　、　１０
ｂ・・・入力信号ゲート線、１１・・・入力信号データ
線、１２ａ　５１２ｂ・・・共通ラインデータ線、１３
ａ　、　１３ｂ・・・共通ラインゲート、１４・・・共
通ラインゲート線、Ｌ７ａ　、　Ｌ７ｂ・・・非反転ゲ
ート、１８・・・マルチプレクサ、１９・・・非反転ゲ
ート信号線、２０ａ　、　２０ｂ・・・反転ゲート、２
１・・・反転ゲート信号線。

Claims (1)

【特許請求の範囲】
1. 接地電位側を共通ラインとし、それぞれ接点のオンによ
   りハイレベル、オフによりローレベルとなる第１の論理
   信号を出力する複数の第１のスイッチ手段と、電源電位
   側を共通ラインとし、それぞれ接点のオンによりローレ
   ベル、オフによりハイレベルとなる第２の論理信号を出
   力する複数の第２のスイッチ手段と、少なくとも第１の
   論理信号及び第２の論理信号を順次出力させるゲート信
   号を出力する出力制御手段と、前記第１のスイッチ手段
   の共通ラインの論理レベルを検出し、該検出した論理レ
   ベルに対応する第１の共通ライン論理信号を出力する第
   １の共通ライン判定手段と、前記第２のスイッチ手段の
   共通ラインの論理レベルを検出し、該検出した論理レベ
   ルに対応する第２の共通ライン論理信号を出力する第２
   の共通ライン判定手段と、前記ゲート信号、前記第１の
   共通ライン論理信号及び前記第２の共通ライン論理信号
   に基づいて、前記第１の論理信号及び前記第２の論理信
   号のうち、いずれか一方の論理信号を反転して出力する
   反転出力手段とを備えたことを特徴とする入力回路。