JPH0472400U - - Google Patents
Info
- Publication number
- JPH0472400U JPH0472400U JP11241590U JP11241590U JPH0472400U JP H0472400 U JPH0472400 U JP H0472400U JP 11241590 U JP11241590 U JP 11241590U JP 11241590 U JP11241590 U JP 11241590U JP H0472400 U JPH0472400 U JP H0472400U
- Authority
- JP
- Japan
- Prior art keywords
- level
- high voltage
- sense amplifier
- output
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Dram (AREA)
Description
第１図は本考案の第１の実施例を示す回路図、
第２図は本考案の第２の実施例の出力制御回路の
回路図、第３図は従来の不揮発性半導体記憶装置
の一例を示す回路図である。 １Ａ，１Ｂ……高電圧検出回路、２Ａ，２Ｂ…
…基準電流発生回路、３……センス増幅器、４，
４Ａ……出力制御回路、Ｇ１〜Ｇ４……論理ゲー
ト、ＩＶ１〜ＩＶ４……インバータ、ＭＣ１，Ｍ
Ｃ２……メモリセル、Ｑ１〜Ｑ１０……トランジ
スタ。
第２図は本考案の第２の実施例の出力制御回路の
回路図、第３図は従来の不揮発性半導体記憶装置
の一例を示す回路図である。 １Ａ，１Ｂ……高電圧検出回路、２Ａ，２Ｂ…
…基準電流発生回路、３……センス増幅器、４，
４Ａ……出力制御回路、Ｇ１〜Ｇ４……論理ゲー
ト、ＩＶ１〜ＩＶ４……インバータ、ＭＣ１，Ｍ
Ｃ２……メモリセル、Ｑ１〜Ｑ１０……トランジ
スタ。
Claims (1)
- １ビツトのデータを互いに真補の関係で記憶す
る対をなす第１及び第２のメモリセルと、それぞ
れ通常動作時には第１のレベル、テスト動作時に
は通常の動作電圧より高い高電圧が入力されて第
２のレベルとなる第１及び第２の高電圧検出信号
を出力する第１及び第２の高電圧検出回路と、第
１及び第２の電流入力端をもち、これら第１及び
第２の電流入力端に流れる電流値の大小に応じて
第１のレベル又は第２のレベルのデータを出力す
るセンス増幅器と、対応する前記高電圧検出信号
が第１のレベルのとき前記第１及び第２のメモリ
セルと前記センス増幅器の第１及び第２の電流入
力端とをそれぞれ対応して接続する第１及び第２
のトランジスタと、対応する前記高電圧検出信号
が第２のレベルのとき前記センス増幅器の対応す
る電流入力端にそれぞれ基準電流を流す第１及び
第２の基準電流発生回路とを有する不揮発性半導
体記憶装置において、前記第１及び第２の高電圧
検出信号が共に第１のレベルのときは前記センス
増幅器の出力データをそのまま出力し、少なくと
も一方が第２のレベルのときは前記センス増幅器
の出力データのレベルを反転して出力する出力制
御回路を設けたことを特徴とする不揮発性半導体
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11241590U JPH0472400U (ja) | 1990-10-25 | 1990-10-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11241590U JPH0472400U (ja) | 1990-10-25 | 1990-10-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472400U true JPH0472400U (ja) | 1992-06-25 |
Family
ID=31859921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11241590U Pending JPH0472400U (ja) | 1990-10-25 | 1990-10-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472400U (ja) |
-
1990
- 1990-10-25 JP JP11241590U patent/JPH0472400U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001539A (ko) | 적분 논리 기능을 가진 감지증폭기 | |
| JP2000306382A5 (ja) | ||
| KR890004332A (ko) | 반도체 기억장치 | |
| US4653029A (en) | MOS amplifier and semiconductor memory using the same | |
| JPS6160517B2 (ja) | ||
| CA1065056A (en) | Memory cell | |
| JPH0472400U (ja) | ||
| JPS5813519Y2 (ja) | 半導体記憶装置 | |
| JPH02285593A (ja) | 不揮発性半導体記憶装置 | |
| KR870007511A (ko) | 데이타 판독회로 | |
| JPS5979486A (ja) | センスアンプ | |
| KR960012035A (ko) | 용장 비트 라인 선택 신호 발생 회로를 포함하는 반도체 메모리 장치 | |
| KR850008238A (ko) | 반도체 기억장치 | |
| EP0417973A2 (en) | Amplifier circuit having two inverters | |
| JP2874935B2 (ja) | 半導体メモリ装置 | |
| JPS6227473B2 (ja) | ||
| JPH05198191A (ja) | 半導体読み出し専用メモリのセンス増幅回路 | |
| JP3151839B2 (ja) | 半導体記憶回路 | |
| JP2707825B2 (ja) | 半導体集積回路装置 | |
| JPH04305894A (ja) | スタティックメモリセル | |
| JPH0351780A (ja) | 集積された回路装置 | |
| JPH0734312B2 (ja) | センス回路 | |
| JPH03116485A (ja) | センス回路 | |
| JP3181306B2 (ja) | 半導体集積回路 | |
| JPH01198112A (ja) | 電流センスアンプ回路 |